德州儀器發表之新款DSP TMS320F28335 的MCBSP匯流排控制程式,以簡單程式描述匯流排使用方式!
上傳時間： 2017-07-14
上傳用戶：aa54
信用卡號碼生產器 請大家多看看 能生產個人資料以及卡號
上傳時間： 2014-08-27
上傳用戶：wweqas
1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz，超音波（Ultrasonic wave）即爲頻率超過20KHz以上的音波或機械振動，因此超音波馬達就是利用超音波的彈性振動頻率所構成的制動力。超音波馬達的內部主要是以壓電陶瓷材料作爲激發源，其成份是由鉛（Pb）、結（Zr）及鈦（Ti）的氧化物皓鈦酸鉛（Lead zirconate titanate，PZT）製成的。將歷電材料上下方各黏接彈性體，如銅或不銹鋼，並施以交流電壓於壓電陶瓷材料作爲驅動源，以激振彈性體，稱此結構爲定子（Stator），將其用彈簧與轉子Rotor）接觸，將所産生摩擦力來驅使轉子轉動，由於壓電材料的驅動能量很大，並足以抗衡轉子與定子間的正向力，雖然伸縮振幅大小僅有數徵米（um）的程度，但因每秒之伸縮達數十萬次，所以相較於同型的電磁式馬達的驅動能量要大的許多。超音波馬達的優點爲：1，轉子慣性小、響應時間短、速度範圍大。2，低轉速可產生高轉矩及高轉換效率。3，不受磁場作用的影響。4，構造簡單，體積大小可控制。5，不須經過齒輸作減速機構，故較爲安靜。實際應用上，超音波馬達具有不同於傳統電磁式馬達的特性，因此在不適合應用傳統馬達的場合，例如：間歇性運動的裝置、空間或形狀受到限制的場所；另外包括一些高磁場的場合，如核磁共振裝置、斷層掃描儀器等。所以未來在自動化設備、視聽音響、照相機及光學儀器等皆可應用超音波馬達來取代。
標簽： 超聲波電機
上傳時間： 2022-06-17
上傳用戶：
隨著工業技術的發展,變頻調速器的應用越來越廣泛,它的顯著的節能效果和靈活多變的運行方式,給人們留下了深刻印象.但是由于變頻器價格昂貴,影響了它的普及及推廣應用.如何在提高變頻器的性能的同時盡量降低其價格,是一個非常值得研究的問題.該文針對這一情況,并順應當前變頻器集成化、高頻化的發展趨勢,決定采用性能價格比很高的專用集成電路FSA4828和智能功率模塊(IPM)開發一臺低價格、高性能、具有實用價值的通用變頻調速器.它采用V/F控制方式,有多種控制運行功能和完善的保護措施,從而使其既有較好的運行性能,又有安全穩定的運行狀態,不會因各種故障而輕易損壞.同時,先進的人機接口使得參數的輸入和變頻器運行方式的改變極為方便,新型集成元件的采用也使得它的開發周期短,整機結構簡潔,成本較低.該文詳細的分析、設計了該通用變頻器的硬件電路及控制程序,介紹了兩種最主要的集成元件:SA4828和IPM模塊PM25RSB120,以及它們在設計中的應用.最后,該文還分析了硬件電路產生的干擾問題,并分別從硬件、軟件兩方面提出相應的抗干擾措施.
標簽： 變頻調速器
上傳時間： 2013-05-23
上傳用戶：diertiantang
該系統是一款磁卡閱讀存儲器，根據用戶要求解決了普通閱讀器只能實時連接計算機，不能單獨使用的問題。而且針對作為特殊用途的磁卡，要求三道磁道都記錄數據，并且第三磁道記錄格式與標準規定的記錄格式不同時，系統配套的應用程序對其做了正確譯碼、顯示。 @@ 整個系統包括單片機控制的閱讀存儲器硬件部分，和配套使用的計算機界面應用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲器芯片、串口電平轉換芯片等等，所有的工作過程都是由單片機控制。我們這里選用紫外線擦除的87C52單片機，電路使用的集成電路芯片都是采用SMT封裝器件，極大縮小了讀存器的體積，使用簡單，攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實現了磁信號到電信號的轉換。外部存儲器則是使用的8K Bytes的24LC65集成芯片，擴展8片，總容量達到8×8K。 @@ MAXIM公司出品的MAX232實現了單片機TTL電平到RS232接口電平的轉換，從而與計算機串口實現硬件連接。 @@ 計算機界面顯示程序采用當今使用最廣的面向對象編程語言Visual Basic 6.0版本(以后簡稱VB)，并且使用VB帶有的串口通信控件MScomm，通過設置其屬性，使其和下位機單片機協議保持一致，進而進行正確的串口通信。關于磁道上數據記錄的譯碼，則是通過對每條磁道上數據記錄進行多次實驗，認真分析，進而得到了各條磁道各自的編碼規則，按照其規則對其譯碼顯示。這部分程序也是通過VB編程語言實現的。另外，計算機應用程序部分還實現了對下位機讀存器的擦除控制。 @@關鍵詞：磁卡，閱讀存儲器，單片機，串口通信，track3數據譯碼
上傳時間： 2013-08-05
上傳用戶：黃華強
Sigma-Delta A/D轉換器利用過采樣，噪聲整形和數字濾波技術，有效衰減了輸出信號帶內的量化噪聲，提高了信噪比。與傳統的Nyquist轉換器相比，它降低了對模擬電路性能指標和元件精度的要求，簡化了模擬電路的設計，降低了生產成本。 本論文在對Sigma-Delta A/D轉換器原理研究的基礎上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設計了一個主要應用于音頻信號處理的Sigma-Delta A/D轉換器，分辨率達到16位。在調制器的設計中，本文采用了多級噪聲整形MASH（2-1）級聯調制器結構，同時，考慮了各種非理想因素對系統性能的影響，在SDtoolbox工具的幫助下使用Simulink進行調制器系統設計。并使用Cadence Spectre對模塊電路進行設計仿真，包括運放，比較器，帶隙基準電壓源，CMOS開關，非交疊時鐘產生電路等。在數字抽取濾波器的設計中，采用了分級抽取技術，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優化設計。并在原有的濾波器算法的基礎上，采用了CIC濾波器和半帶濾波器，設計出了運算量和存儲量都相對少的三級抽取濾波器系統，大大降低了功耗和面積。 論文的仿真結果表明，所設計的Sigma-Delta A/D轉換器信噪比達到102．3dB，滿足系統需要的16位精度要求。 關鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數字抽取濾波器
標簽： SigmaDelta 音頻 模數轉換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
本論文針對6kV/400kW三相異步電動機的中壓變頻器試驗裝置，從分析目前中壓變頻器常用的主回路拓撲入手，詳細闡述并分析了本文研究的單元串聯型中壓變頻器控制系統。 本文首先從理論上分析了多單元串聯型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統。通過矢量補償定子壓降，進行轉差補償和對電機電流進行限制控制，實現了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。 同時，本文將Siemens公司通用變頻器的時隙、連接紙的概念運用到中壓變頻器控制領域。增加了系統的可變性，自由性和方便性。設計了具有系統組態功能的模塊化軟件，其中著重對控制軟件中的幾個重要功能進行了分析討論。這些重要功能模塊有：控制字和狀態字、順序控制、V/f曲線、給定積分器、基于電壓補償的輸出自動穩壓算法、通訊功能等。 中壓變頻器在實驗室設計為6kV/22kW試驗系統，實際設計為6kV/400kW的變頻系統裝置。本文給出了實驗室調試結果及分析。實驗結果表明，該中壓變頻器能夠安全、穩定地運行。
上傳時間： 2013-04-24
上傳用戶：mingaili888
本文的目的在于設計一個自適應噪音抵消系統,使其能消除含噪語音信號中的背景噪音,達到提高語音信號質量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應數字濾波器的基本理論思想,具體闡述了自適應噪聲抵消系統基本原理,并對自適應噪聲抵消系統的指標、抵消性能進行了計算分析.自適應濾波器的算法是整個系統的核心,在第一部分中,對兩種最基本的自適應算法,進行了詳細的介紹和分析,并針對兩種算法的優缺點進行了詳細的比較.這一部分中最關鍵的是對設計的噪聲抵消系統進行計算機仿真,驗證系統設計的合理性和算法的正確性.通過對自適應噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統設計和自適應算法的可行性.第二部分主要完成自適應噪聲抵消系統的硬件設計和軟件編程.在第一部分計算機仿真分析的基礎上,利用高速信號處理芯片DSP(TMS320LF2407)設計了一個噪聲干擾抵消系統,在高速信號處理芯片(TMS320LF2407)上開發實現了自適應LMS算法.
標簽： DSP
上傳時間： 2013-06-28
上傳用戶：zklh8989
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下，結合連續相位MSK調制，滿足歸一化信噪比SNR=2dB時，系統誤碼率低于10-4。根據課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現的一個障礙；論文針對實際系統的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環編碼器和二階準循環編碼器。 對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后，在FPGA中硬件實現了串行準循環編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。
上傳時間： 2013-08-02
上傳用戶：林魚2016
