亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

四方針卷帶規(guī)格書(shū)

  • 基于ARM的織機(jī)送經(jīng)和卷取控制系統(tǒng)的設(shè)計(jì)

    目前,織機(jī)向著高速化、智能化方向發(fā)展,無(wú)梭織機(jī)也越來(lái)越占主導(dǎo)地位,開(kāi)發(fā)中高檔織機(jī)控制系統(tǒng)是當(dāng)前紡織機(jī)械領(lǐng)域的重要課題。織機(jī)的電子送經(jīng)和卷取控制系統(tǒng)是中高檔織機(jī)控制的關(guān)鍵技術(shù)之一,同時(shí)它也是無(wú)梭織機(jī)優(yōu)越于有梭織機(jī)的重要特征之一,因此研究送經(jīng)和卷取控制系統(tǒng)具有重要意義。 本文研究的內(nèi)容是織機(jī)的送經(jīng)和卷取控制系統(tǒng),主要目的是保證織機(jī)在織造過(guò)程中紗線(xiàn)張力的動(dòng)態(tài)穩(wěn)定。主要工作如下: (1)在分析送經(jīng)卷取系統(tǒng)原理和功能的基礎(chǔ)上,提出了一種用較低成本完成所需控制功能的解決方案——以ARM嵌入式處理器S3C44B0為中心構(gòu)建硬件平臺(tái),以嵌入式操作系統(tǒng)uClinux為基礎(chǔ)構(gòu)建軟件平臺(tái)。 (2)利用嵌入式處理器S3C44B0豐富的硬件資源,對(duì)電子送經(jīng)卷取控制系統(tǒng)進(jìn)行硬件設(shè)計(jì):包括以S3C44B0為核心的最小系統(tǒng)電路的設(shè)計(jì)、與上位機(jī)通訊接口電路的設(shè)計(jì)、經(jīng)紗張力檢測(cè)與采樣電路的設(shè)計(jì)、伺服電機(jī)驅(qū)動(dòng)接口電路的設(shè)計(jì)和編碼器接口電路的設(shè)計(jì)等. (3)利用嵌入式操作系統(tǒng)uClinux高實(shí)時(shí)、多任務(wù)等優(yōu)點(diǎn),對(duì)電子送經(jīng)卷取控制系統(tǒng)進(jìn)行軟件設(shè)計(jì): ●在分析uClinux系統(tǒng)的特點(diǎn)和功能的基礎(chǔ)上,完成了在硬件電路板上的移植; ●在分析系統(tǒng)引導(dǎo)程序功能的基礎(chǔ)上,完成了Boot Loader的設(shè)計(jì); ●完成了系統(tǒng)設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì):包括串口驅(qū)動(dòng)程序設(shè)計(jì)、A/D驅(qū)動(dòng)程序的設(shè)計(jì)和IIC驅(qū)動(dòng)程序的設(shè)計(jì)等; ●在對(duì)織機(jī)工藝了解的基礎(chǔ)上,以模塊化的思想完成了系統(tǒng)應(yīng)用程序的設(shè)計(jì):包括張力傳感器數(shù)據(jù)采集模塊、控制算法模塊和通訊模塊等; (4)詳細(xì)介紹了整個(gè)控制系統(tǒng)的調(diào)試過(guò)程。 本文設(shè)計(jì)的系統(tǒng)能使控制的經(jīng)紗張力恒定,反應(yīng)快速,控制精度高,很好地解決了開(kāi)車(chē)痕等問(wèn)題,能滿(mǎn)足中高檔織機(jī)的要求,具有實(shí)際應(yīng)用價(jià)值。

    標(biāo)簽: ARM 控制系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):athjac

  • 卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)

    數(shù)字信息在有噪聲的信道中傳輸時(shí),受到噪聲的影響,誤碼總是不可避免的。根據(jù)香農(nóng)信息理論,只要使Es/N0足夠大,就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼,即信道編碼技術(shù),可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類(lèi)。卷積碼的k0和n0較小,實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛,被ITU選入第三代移動(dòng)通信系統(tǒng),作為包括WCDMA,CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu),對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析,并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處:(1)采用通用碼表結(jié)構(gòu),支持可變碼率;幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線(xiàn)結(jié)構(gòu)思想,利用四個(gè)ACS模塊并行運(yùn)行,加快數(shù)據(jù)處理速度;在ACS模塊中,將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化,防止數(shù)據(jù)讀寫(xiě)的阻塞,縮短存儲(chǔ)器讀寫(xiě)時(shí)間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出,提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力,可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下,內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性,可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。

    標(biāo)簽: CDMA 2000 FPGA 卷積碼

    上傳時(shí)間: 2013-06-24

    上傳用戶(hù):lingduhanya

  • 基于FPGA的卷積編碼和維特比譯碼

    在數(shù)字通信中,采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段,并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下,卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu);而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu),還利用了信道的統(tǒng)計(jì)特性,能充分發(fā)揮卷積碼的特點(diǎn),使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開(kāi)始的,對(duì)于概率譯碼最初的序列譯碼,隨著譯碼約束長(zhǎng)度的增加,其譯碼錯(cuò)誤概率可達(dá)到非常小。后來(lái)慢慢地向低性能的簡(jiǎn)單譯碼器演化,對(duì)不太長(zhǎng)的約束長(zhǎng)度,維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí),Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡(jiǎn)單。 目前,卷積碼在數(shù)傳系統(tǒng),尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí),將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過(guò)程中。 首先,簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理,并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次,討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后,介紹了FPGA硬件資源和軟件開(kāi)發(fā)環(huán)境Quartus Ⅱ,包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有,對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后,在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無(wú)交織等不同情況進(jìn)行了仿真,并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明,系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求,從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性,所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。

    標(biāo)簽: FPGA 卷積 編碼 譯碼

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):zhenyushaw

  • 卷積編碼和維特比譯碼的FPGA實(shí)現(xiàn)

    由于其很強(qiáng)的糾錯(cuò)性能和適合硬件實(shí)現(xiàn)的編譯碼算法,卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展,衛(wèi)星有效載荷種類(lèi)的增多和分辨率的不斷提高,信息量越來(lái)越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問(wèn)題。本論文結(jié)合在研項(xiàng)目,在編譯碼算法、編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)、編譯碼器性能提高三個(gè)方面對(duì)卷積編碼和維特比譯碼進(jìn)行了深入研究,并進(jìn)一步介紹了使用VHDL語(yǔ)言和原理圖混合輸入的方式,實(shí)現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過(guò)程;然后將設(shè)計(jì)下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時(shí)序確認(rèn),最終在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測(cè)試其性能。本文所實(shí)現(xiàn)的維特比譯碼器速率達(dá)160Mbps,遠(yuǎn)遠(yuǎn)高于目前國(guó)內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先,論文具體介紹了卷積編碼和維特比譯碼的算法,研究卷積碼的各種參數(shù)(約束長(zhǎng)度、生成多項(xiàng)式、碼率以及增信刪余等)對(duì)其譯碼性能的影響;針對(duì)項(xiàng)目需求,確定卷積編碼器的約束長(zhǎng)度、生成多項(xiàng)式格式、碼率和相應(yīng)的維特比譯碼器的回歸長(zhǎng)度。 其次,論文介紹了編解碼器的軟、硬件設(shè)計(jì)和調(diào)試一根據(jù)已知條件,使用VHDL語(yǔ)言和原理圖混合輸入的方式設(shè)計(jì)卷積編碼和維特比譯碼的源代碼和原理圖,分別采用功能和電路級(jí)仿真,確定卷積編碼和維特比譯碼分別需要占用的資源,考慮卷積編碼器和維特比譯碼器的具體設(shè)計(jì)問(wèn)題,包括編譯碼的基本結(jié)構(gòu),各個(gè)模塊的功能及實(shí)現(xiàn)策略,編譯碼器的時(shí)序、邏輯綜合等;根據(jù)軟件仿真結(jié)果,分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計(jì)。利用卷積碼本身的特點(diǎn),結(jié)合FPGA內(nèi)部結(jié)構(gòu),采用并行卷積編碼和譯碼運(yùn)算,設(shè)計(jì)出高速編譯碼器;對(duì)軟、硬件分別進(jìn)行驗(yàn)證和調(diào)試,并將驗(yàn)證后的軟件下載到FPGA進(jìn)行電路級(jí)調(diào)試。 最后,論文討論了卷積編碼和維特比譯碼的性能:利用已有的測(cè)試設(shè)備在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測(cè)試其性能(與沒(méi)有采用糾錯(cuò)編碼的數(shù)傳系統(tǒng)進(jìn)行比對(duì));在信道中加入高斯白噪聲,模擬高斯信道,進(jìn)行誤碼率和信噪比測(cè)試。

    標(biāo)簽: FPGA 卷積 編碼 譯碼

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):mingaili888

  • RS與卷積級(jí)聯(lián)的編解碼FPGA實(shí)現(xiàn)

    數(shù)字通信系統(tǒng)中,信道受到多種類(lèi)型噪聲的影響,信息在傳輸過(guò)程中會(huì)出現(xiàn)錯(cuò)誤。為提高系統(tǒng)傳輸?shù)目煽啃裕藬U(kuò)展帶寬、增加發(fā)射功率和降低系統(tǒng)噪聲等方法外,糾錯(cuò)編碼也是常用技術(shù)。在編碼過(guò)程中,卷積碼充分利用了各組之間...

    標(biāo)簽: FPGA 卷積 級(jí)聯(lián) 編解碼

    上傳時(shí)間: 2013-06-27

    上傳用戶(hù):xuanchangri

  • 基于VHDL語(yǔ)言的卷積碼編解碼器的設(shè)計(jì)

    本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上,提出了在MAX+PlusⅡ開(kāi)發(fā)平臺(tái)上基于VHDL語(yǔ)言設(shè)計(jì)(2,1,6)卷積碼編解碼器的方法。

    標(biāo)簽: VHDL 語(yǔ)言 卷積碼 編解碼器

    上傳時(shí)間: 2013-06-16

    上傳用戶(hù):zfh920401

  • 卷積Turbo碼編譯碼器FPGA實(shí)現(xiàn)

    卷積Turbo碼因其優(yōu)異的糾錯(cuò)性能越來(lái)越受人門(mén)的關(guān)注,而編碼器和譯碼器是編碼理論實(shí)際應(yīng)用的重點(diǎn)和難點(diǎn)。論文根據(jù)IEEE802.16e標(biāo)準(zhǔn),以低時(shí)延、高吞吐量、支持高時(shí)鐘頻率、參數(shù)可配置為目標(biāo),對(duì)卷積Turbo碼編碼器和譯碼器的FPG...

    標(biāo)簽: Turbo FPGA 卷積 編譯碼器

    上傳時(shí)間: 2013-05-19

    上傳用戶(hù):cuibaigao

  • 中國(guó)模具設(shè)計(jì)大典 第1卷 現(xiàn)代模具設(shè)計(jì)基礎(chǔ) 1106頁(yè) 25.0M.pdf

    資料->【F】機(jī)械結(jié)構(gòu)->【F1】機(jī)械叢書(shū)->中國(guó)模具設(shè)計(jì)大典 (共5卷)->中國(guó)模具設(shè)計(jì)大典 第1卷 現(xiàn)代模具設(shè)計(jì)基礎(chǔ) 1106頁(yè) 25.0M.pdf

    標(biāo)簽: 1106 25.0 模具設(shè)計(jì)

    上傳時(shí)間: 2013-06-18

    上傳用戶(hù):ukuk

  • (10)檢測(cè)、控制與儀器儀表卷 第10篇 儀器儀表特種工藝.rar

    資料->【F】機(jī)械結(jié)構(gòu)->【F1】機(jī)械叢書(shū)->機(jī)械工程手冊(cè)(第二版) (共10卷)[pdg]->(10)檢測(cè)、控制與儀器儀表卷 第10篇 儀器儀表特種工藝.rar

    標(biāo)簽: 儀器儀表 檢測(cè) 控制

    上傳時(shí)間: 2013-07-08

    上傳用戶(hù):ZJX5201314

  • 機(jī)械設(shè)計(jì)手冊(cè)(第五版)第3卷.pdf

    資料->【F】機(jī)械結(jié)構(gòu)->【F1】機(jī)械叢書(shū)->機(jī)械設(shè)計(jì)手冊(cè)(第五版)化學(xué)工業(yè)出版社->機(jī)械設(shè)計(jì)手冊(cè)(第五版)第3卷.pdf

    標(biāo)簽: 機(jī)械設(shè)計(jì)手冊(cè)

    上傳時(shí)間: 2013-07-03

    上傳用戶(hù):陽(yáng)光少年2016

主站蜘蛛池模板: 公安县| 开封县| 旅游| 调兵山市| 大城县| 肇庆市| 尼木县| 仁化县| 保康县| 自贡市| 南皮县| 桦川县| 固镇县| 定安县| 德惠市| 克什克腾旗| 敦化市| 永泰县| 紫金县| 崇礼县| 当阳市| 曲周县| 平塘县| 厦门市| 观塘区| 沅陵县| 离岛区| 得荣县| 河源市| 新田县| 义马市| 屏东县| 富蕴县| 漳州市| 宝山区| 邛崃市| 乌恰县| 晋州市| 武宣县| 邓州市| 安仁县|