一本久道中文字幕精品亚洲嫩,性欧美猛交videos,久久国产色av

四電壓<b>比較器</b>

高速電路設計詳細基礎理論知識

設計高速電路必須考慮高速訊號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計，因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分了解研究學習，進而才可設計出優良之教學教材及教具。

標簽： 高速電路

上傳時間： 2021-11-02

上傳用戶：jiabin
抗干擾高穩定性：VK2C23A/B I2C接口LCD控制顯示段碼屏驅動IC

產品型號：VK2C23A/B 產品品牌：VINKA/永嘉微/永嘉微電封裝形式：LQFP64/48 裸片:DICE（邦定COB）/COG（邦定玻璃用）產品年份：新年份聯系人：許碩原廠直銷，工程服務，技術支持，價格最具優勢！QT394 VK2C23A/B概述： VK2C23A/B是一個點陣式存儲映射的LCD驅動器，可支持最大224點（56SEGx4COM）或者最大416點（52SEGx8COM）的LCD屏。單片機可通過I2C接口配置顯示參數和讀寫顯示數據，也可通過指令進入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產品。特點： ★ 工作電壓 2.4-5.5V ★ 內置32 kHz RC振蕩器 ★ 偏置電壓（BIAS）可配置為1/3、1/4 ★ COM周期（DUTY）可配置為1/4、1/8 ★ 內置顯示RAM為56x4位、52x8位 ★ 幀頻可配置為80Hz、160Hz ★ 省電模式（通過關顯示和關振蕩器進入）

標簽： VK2C I2C LCD 23 抗干擾高穩定接口控制驅動IC

上傳時間： 2022-04-16

上傳用戶：2937735731
超聲波電機之設計及分析

1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz，超音波（Ultrasonic wave）即爲頻率超過20KHz以上的音波或機械振動，因此超音波馬達就是利用超音波的彈性振動頻率所構成的制動力。超音波馬達的內部主要是以壓電陶瓷材料作爲激發源，其成份是由鉛（Pb）、結（Zr）及鈦（Ti）的氧化物皓鈦酸鉛（Lead zirconate titanate，PZT）製成的。將歷電材料上下方各黏接彈性體，如銅或不銹鋼，並施以交流電壓於壓電陶瓷材料作爲驅動源，以激振彈性體，稱此結構爲定子（Stator），將其用彈簧與轉子Rotor）接觸，將所産生摩擦力來驅使轉子轉動，由於壓電材料的驅動能量很大，並足以抗衡轉子與定子間的正向力，雖然伸縮振幅大小僅有數徵米（um）的程度，但因每秒之伸縮達數十萬次，所以相較於同型的電磁式馬達的驅動能量要大的許多。超音波馬達的優點爲：1，轉子慣性小、響應時間短、速度範圍大。2，低轉速可產生高轉矩及高轉換效率。3，不受磁場作用的影響。4，構造簡單，體積大小可控制。5，不須經過齒輸作減速機構，故較爲安靜。實際應用上，超音波馬達具有不同於傳統電磁式馬達的特性，因此在不適合應用傳統馬達的場合，例如：間歇性運動的裝置、空間或形狀受到限制的場所；另外包括一些高磁場的場合，如核磁共振裝置、斷層掃描儀器等。所以未來在自動化設備、視聽音響、照相機及光學儀器等皆可應用超音波馬達來取代。

標簽： 超聲波電機

上傳時間： 2022-06-17

上傳用戶：
LTSpice學習筆記

LTspice1.變壓器仿真的簡單步驟：A.為每個變壓器繞組繪制一個電感器B.采用一個互感（K）描述語句通過一條SPICE指令對其實施耦合：K1L1L21K語句的最后一項是耦合系數，其變化范圍介于0和1之間，1代表沒有漏電感。對于實際電路，建議您采用耦合系數=l作為起點。每個變壓器只需要一個K語句；LTspice為一個變壓器內部的所有電感器應用了單一耦合系數。下面所列是上述語句的等效語句：K1L1L21K2L2L31K3LlL31C.采用“移動”（F7）、“旋轉”（Ctrl+R）和“鏡像”（Ctrl+E）命令來調節電感器位置以與變壓器的極性相匹配。添加K語句可顯示所含電感器的調相點。D.LTspice采用個別組件值（在本場合中為個別電感器的電感）而非變壓器的匝數比進行變壓器的仿真。電感比與匝數比的對應關系如下：

標簽： ltspice

上傳時間： 2022-06-24

上傳用戶：
基于FPGA的卷積編碼和維特比譯碼的研究與實現.rar

在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

標簽： FPGA 卷積編碼

上傳時間： 2013-04-24

上傳用戶：tedo811
基于FPGA的卷積編碼和維特比譯碼

在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

標簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：zhenyushaw
卷積編碼和維特比譯碼的FPGA實現

由于其很強的糾錯性能和適合硬件實現的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展，衛星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。其次，論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現策略，編譯碼器的時序、邏輯綜合等；根據軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。

標簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：mingaili888
10Gbits GPON系統的完整，緊湊型APD偏置解決方案

雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統中被廣泛地使用。APD 模塊包含 APD 和一個信號調理放大器，但並不是完全獨立。它仍舊需要重要的支持電路，包括一個高電壓、低噪聲電源和一個用於指示信號強度的精準電流監視器

標簽： Gbits GPON APD 10

上傳時間： 2013-11-22

上傳用戶：zhangyigenius
寬輸入范圍1A LED驅動器利用汽車和12V AC電源給高亮度LED供電

LT3474 是一款支持多種電源的降壓型 1ALED 驅動器，具有一個 4V 至 36V 的寬輸入電壓範圍，並可通過編程以高達 88% 的效率來輸送 35mA 至1A 的 LED 電流

標簽： LED 12V 寬 AC電源

上傳時間： 2013-11-09

上傳用戶：xhwst
反激式控制器改善了多輸出應用的交叉調節性能

反激式轉換器通常應用於具有多個輸出電壓並要求中低輸出功率的電源。配合采用一個反激式轉換器，多輸出僅增加極少的成本或復雜度––– 每個額外的輸出僅要求另一個變壓器繞組、整流器和輸出濾波電容器。

標簽： 反激式控制器輸出調節性能

上傳時間： 2013-11-22

上傳用戶：3294322651