小型無人直升機具有懸停、側飛、倒飛等獨特的飛行特性，能夠實現固定翼飛機所不能完成的飛行動作，在軍事和民用方面都有很大的應用需求。飛行控制系統是小型無人直升機系統的重要組成部分，是飛行控制算法的運行平臺，也是實現小型無人直升機自主飛行的關鍵部分。進行小型無人直升機飛行控制系統的研究具有重要的現實意義。 本文圍繞小型無人直升機飛行控制系統的設計與實現展開論述。首先，文章對目前小型無人直升機及其飛行控制系統的研究現狀與發展趨勢進行了綜述，在此基礎上提出了一種以ARM處理器為控制核心、以CPLD為輔助控制器件的飛行控制系統方案。 其次，文章重點描述了小型無人直升機飛行控制系統的軟硬件設計過程和相關方案。飛行控制系統的硬件部分由ARM模塊和CPLD模塊兩大部分組成，其中包括數據采集電路、串口通訊電路、舵機控制電路、電源電路等硬件功能模塊。軟件部分由基于Linux2.6內核的操作系統和相關的設備驅動組成，并設計了基于SD卡的軟件存儲系統。 最后，文章對小型無人直升機的導航控制系統進行了一些探討。討論了從飛行控制系統到導航控制系統的平臺升級方案和小型無人直升機在未知環境中的導航控制算法。
上傳時間： 2013-05-20
上傳用戶：fanghao
在電力現代化建設中，提高發電機發電效率是其中重要的一環，氫氣作為導熱性冷卻介質廣泛的應用于發電設備，作為冷卻劑，它可以有效地提高其發電效率，但它又是一種易燃易爆氣體，所以使氫氣參數處于正常范圍，保證發電機高效、安全正常工作就變得至關重要，因此對氫氣參數進行實時監測有著重要的意義。 本論文研究和開發了基于ARM和CPLD的氫氣參數監測系統，首先簡要的分析了氫冷發電機系統對氫氣參數進行監測的必要性以及當前電力系統氫氣參數監控系統的發展情況。然后提出了一種利用無線通信手機短消息業務SMS、工控總線Modbus通信協議和RR485總線、SD卡海量存儲等技術實現發電機系統多氫氣參數的現場實時監測系統的設計方案。該方案以功能強大的ARM處理器作為系統的核心。采用高精度的16位AD轉換芯片，并使用兩種濾波算法的結合對信號進行數字濾波，滿足系統對氫氣參數采集精度的要求。同時系統結合CPLD技術，用于解決系統內微控器I/O口不足以及SD卡驅動的問題，本論文采用一片CPLD擴展I/O口，每一個擴展的I/O口都分配固定的地址，ARM微控器可以通過外部總線控制擴展I/O口的輸出電平。SD卡(Secure Digital Memory Card)中文翻譯為安全數碼卡，是一種基于半導體快閃記憶器的新一代記憶設備，具有低成本，大容量的特點，系統的歷史數據存儲使用了SD卡作為存儲介質，系統并沒有直接使用ARM處理器讀寫SD卡，而是使用了擁有1270個邏輯單元的MAXⅡ1270 CPLD來驅動SD卡，在CPLD中使用VHDL語言設計了SD卡的總線協議，外部總線接口，SRAM的讀寫時序等，這樣既可以提高微處理器SD卡的讀寫速度，增強微處理器程序的移植性，又可以簡化微處理器讀寫SD卡的步驟并減少微處理器的負擔。 本論文的無線數據傳輸采用GSM無線通信技術的SMS業務遠傳現場數據，設計了GSM模塊的軟件硬件，實現了報警等數據的無線傳輸，系統的有線傳輸采用了基于Modbus通信協議的RS485總線通信方式，采用這兩種通信方式使系統的通信更加靈活、可靠。本論文最后分析了系統的不足并且提出了具體的改進方向。
上傳時間： 2013-05-26
上傳用戶：emouse
音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務系統(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統準確性、復雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術具備多種優點，將其與民航測試設備結合研制一個用于檢測AMU故障的自動測試系統，該系統將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統及其在民航領域的應用，并闡述了課題的背景、研究目標和相關技術要求；文章對可編程邏輯器件CPLD/FPGA的結構原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設計流程進行了說明，重點闡述了基于FPGA的DDS信號發生器以及數據采集卡的設計實現、并著重闡述了ARINC429總線的傳輸規范，和基于FPGA的ARINC429總線接口的設計與實現。在ARINC429接口設計中采用自頂向下，多層次系統設計的方法，用VHDL語言進行描述。在發送器中利用了FPGA內部的分布式RAM創建異步FIFO，節約了FPGA的內部資源和提高了數據傳輸速度；在接收器中采用了提高抗干擾性的優化設計。測試結果表明基于FPGA的設計實現ARINC429總線數據通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數據格式固定，使用不夠靈活方便，價格昂貴的缺點。
上傳時間： 2013-08-06
上傳用戶：gzming
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一.目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數字信號處理算法的硬件實現一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發展,采用現場可編程門陣列FPGA進行數字信號處理得到了飛速發展,FPGA正在越來越多地代替ASIC和PDSP用作前端數字信號處理的運算.該文主要探討了基于FPGA數字信號處理的實現.首先詳細闡述了數字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發環境MAXPLUSII.在此基礎上,該論文詳細闡述了數字集成系統的高層次設計方法,討論了數字系統設計層次的劃分和數字系統的自頂向下的設計方法,探討了數字集成系統的系統級設計和寄存器傳輸級設計,描述了數字集成系統的高層次綜合方法.最后該文描述了數字信號處理系統結構的實現方法,指出常見的高速、實時信號處理系統的四種結構;由于FFT算法在數字信號處理中占有重要的地位,所以該文提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖;重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
上傳時間： 2013-07-19
上傳用戶：woshiayin
在通信系統中，人們一直致力于信息傳輸的有效性和可靠性的研究，信道糾錯編碼技術一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經過十幾年的研究和發展，目前，Turbo碼已經走向了實用化的道路，如何用硬件實現有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎之上，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的Turbo碼譯碼器的內交織的FPGA設計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜，圖像編碼過程占用了大量的處理器時間開銷和內存開銷，因而通過對JPEG2000算法進行優化并采用硬件電路來實現JPEG2000標準的部分或全部內容，對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內容，其一是JPEG2000算術編碼器算法的研究與硬件設計，其二是JPEG2000碼率控制算法的研究與優化算法的設計。在研究算術編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程，之后采用有限狀態機和二級流水線技術，并在不影響關鍵路徑的情況下通過對算術編碼步驟優化采用硬件描述語言對算術編碼器進行了設計，并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快，而且流水線短，硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中，首先結合率失真理論建立了算法的數學模型，并驗證了該算法的有效性，之后深入分析了該數學模型的實現流程，找出影響算法效率的關鍵路徑。在對算法優化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優化算法在增加少量系統資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產生更少的失真。
上傳時間： 2013-07-13
上傳用戶：long14578
開關電源是利用現代電力電子技術，控制開關晶體管開通和關斷的時間比率，維持穩定輸出電壓的一種電源，一般由PWM（脈沖寬度調制）控制IC和 MOSFET構成。本文利用開關電源芯片UC3842設計制作一款新穎的單端反激式、寬電壓輸入范圍、12V8A固定電壓輸出的96W 開關穩壓電源,適用于需要較大電流的直流場合（如對汽車電瓶充電）。
上傳時間： 2013-06-10
上傳用戶：TF2015
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
嵌入式系統是將先進的計算機技術、半導體技術和電子技術與各個行業的具體應用相結合的產物。目前，嵌入式系統己經廣泛應用到工業、交通、能源、通信、科研、醫療衛生、國防以及日常生活等領域，并不斷朝著體積小，功能強的方向發展。嵌入式系統不同于原來的單片機系統，它不僅有自己的操作系統，上層應用程序，而且還具備網絡通信和信息管理的功能。 ARM體系的處理器是目前嵌入式系統中使用最廣泛的處理器。它采用了RISC技術，具有尋址方式簡單，寄存器多，指令長度固定等的特點使得它的處理速度快，執行效率高。由于Linux對于ARM技術的支持，具有內核可裁減，網絡功能強大，代碼開放的特點，把Linux應用到嵌入式系統中，能充分發揮ARM和Linux的優勢。 論文以“掌上中文語言學習系統”項目為依托，以ARM體系處理器和Ljnux操作系統的嵌入式系統為基礎，構建一個掌上語言學習設備。 論文首先進行了開發環境的設計與搭建，對開發主機進行TFTP服務器、NFS服務器、minicom串口通信和GNU交叉工具鏈進行配置。實現了針對NAND閃存的U-Boot啟動程序的建立，并對Linux操作系統內核進行了移植工作。最后利用圖形界面系統MiniGUI和遠程調試技術實現了掌上語言學習的軟件功能。
上傳時間： 2013-07-24
上傳用戶：jiangfire
LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
