應用ＶＨＤＬ、ＣＰＬＤ、ＥＤＡ開發(fā)軟件設計數(shù)字系統(tǒng),能夠顯著增強設計的靈活性,提高產(chǎn)品的性能,減輕設計的工作量,縮短設計周期。傳統(tǒng)的“固定功能集成塊+連線”的設計方法正逐步地縮小應用范圍,而基于芯片的設計方法正成為電子系統(tǒng)設計的主流。ＶＨＤＬ語言、ＣＰＬＤ/ＦＰＧＡ、ＥＤＡ開發(fā)軟件已成為設計復雜數(shù)字電路系統(tǒng)的重要工具。
標簽：
開發(fā)軟件
減
周期
數(shù)字系統(tǒng)
上傳時間：
2014-12-08
上傳用戶：Yukiseop
