<input id="kwi2i"></input>
FET430UIF V3固件降級(jí)程序用來(lái)把430仿真器從V3降級(jí)到V2
標(biāo)簽： FET430UIF V3固件降級(jí)程序
上傳時(shí)間： 2015-06-08
上傳用戶(hù)：深沉1234
數(shù)電課程設(shè)計(jì) multisim 武漢理工大學(xué) 八位數(shù)字搶答器 最后完全版 1. 搶答器同時(shí)供8名選手或8個(gè)代表隊(duì)比賽，分別用8個(gè)按鈕S0 ~ S7表示。 2. 設(shè)置一個(gè)系統(tǒng)清除和搶答控制開(kāi)關(guān)S，該開(kāi)關(guān)由主持人控制。 3. 搶答器具有鎖存與顯示功能。即選手按動(dòng)按鈕，鎖存相應(yīng)的編號(hào)，并在優(yōu)先搶答選手 的編號(hào)一直保持到主持人將系統(tǒng)清除為止。 4. 搶答器具有定時(shí)搶答功能，且一次搶答的時(shí)間由主持人設(shè)定（如,30秒）。當(dāng)主持人啟 動(dòng)"開(kāi)始"鍵后，定時(shí)器進(jìn)行減計(jì)時(shí)。 5. 參賽選手在設(shè)定的時(shí)間內(nèi)進(jìn)行搶答，搶答有效，定時(shí)器停止工作，顯示器上顯示選手 的編號(hào)和搶答的時(shí)間，并保持到主持人將系統(tǒng)清除為止。 6. 如果定時(shí)時(shí)間已到，無(wú)人搶答，本次搶答無(wú)效，系統(tǒng)通過(guò)一個(gè)指示燈報(bào)警并禁止搶答， 定時(shí)顯示器上顯示00。
標(biāo)簽： multisim 數(shù)字搶答器
上傳時(shí)間： 2016-11-23
上傳用戶(hù)：BertCC
本軟件功能是把“USB型MSP430仿真器”的固件由V3版本(CDC)降級(jí)為V2版本(VCP)，從而可以應(yīng)用于低版本的IAR for MSP430軟件(IAR for MSP430 V5.3及以下版本）；
標(biāo)簽： FET430UIF V3固件降級(jí)程序
上傳時(shí)間： 2020-05-26
上傳用戶(hù)：weihnj
四路20秒聲光顯示計(jì)分搶答器Multisim14仿真源文件+設(shè)計(jì)文檔資料摘要數(shù)字搶答器由主體電路與擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號(hào)在顯示器上輸出；用控制電路和主持人開(kāi)關(guān)啟動(dòng)報(bào)警電路，以上兩部分組成主體電路。通過(guò)定時(shí)電路和譯碼電路將秒脈沖產(chǎn)生的信號(hào)在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能，構(gòu)成擴(kuò)展電路。經(jīng)過(guò)布線(xiàn)、焊接、調(diào)試等工作后數(shù)字搶答器成形。關(guān)鍵字：開(kāi)關(guān)陣列電路；觸發(fā)鎖存電路；解鎖電路；編碼電路；顯示電路一，設(shè)計(jì)目的本設(shè)計(jì)是利用已學(xué)過(guò)的數(shù)電知識(shí)，設(shè)計(jì)的4人搶答器。（1）重溫自己已學(xué)過(guò)的數(shù)電知識(shí)；（2）掌握數(shù)字集成電路的設(shè)計(jì)方法和原理；（3）通過(guò)完成該設(shè)計(jì)任務(wù)掌握實(shí)際問(wèn)題的邏輯分析，學(xué)會(huì)對(duì)實(shí)際問(wèn)題進(jìn)行邏輯狀態(tài)分配、化簡(jiǎn)；（4）掌握數(shù)字電路各部分電路與總體電路的設(shè)計(jì)、調(diào)試、模擬仿真方法。二，整體設(shè)計(jì)（一）設(shè)計(jì)任務(wù)與要求：1.搶答器同時(shí)供4名選手或4個(gè)代表隊(duì)比賽，分別用4個(gè)按鈕S0 ~ S3表示。2.設(shè)置一個(gè)系統(tǒng)清除和搶答控制開(kāi)關(guān)S，該開(kāi)關(guān)由主持人控制。3.搶答器具有鎖存與顯示功能。即選手按動(dòng)按鈕，鎖存相應(yīng)的編號(hào)，并在LED數(shù)碼管上顯示，同時(shí)揚(yáng)聲器發(fā)出報(bào)警聲響提示。選手搶答實(shí)行優(yōu)先鎖存，優(yōu)先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清除為止。4.參賽選手在設(shè)定的時(shí)間內(nèi)進(jìn)行搶答，搶答有效，定時(shí)器停止工作，顯示器上顯示選手的編號(hào)和搶答的時(shí)間，并保持到主持人將系統(tǒng)清除為止。5.如果定時(shí)時(shí)間已到，無(wú)人搶答，本次搶答無(wú)效。（二）設(shè)計(jì)原理與參考電路搶答器的組成框圖搶答器的一般組成框圖如下圖所示。它主要由開(kāi)關(guān)陣列電路、觸發(fā)鎖存電路、解鎖電路、編碼電路和顯示電路等幾部分組成。
上傳時(shí)間： 2021-11-06
上傳用戶(hù)：
《模擬工程師 電路設(shè)計(jì)指導(dǎo)手冊(cè) 數(shù)據(jù)轉(zhuǎn)換器》是TI公式最新資料，書(shū)中全是實(shí)際應(yīng)用方案。
標(biāo)簽： 模擬工程師 電路設(shè)計(jì)
上傳時(shí)間： 2022-02-12
上傳用戶(hù)：
標(biāo)準(zhǔn)外設(shè)庫(kù)STM32標(biāo)準(zhǔn)外設(shè)庫(kù)是一個(gè)固件函數(shù)包，它由程序、數(shù)據(jù)結(jié)構(gòu)和宏組成，包括了微控制器所有外設(shè)的性能特征。該函數(shù)庫(kù)還包括每一個(gè)外設(shè)的驅(qū)動(dòng)描述和應(yīng)用實(shí)例，為開(kāi)發(fā)者訪(fǎng)問(wèn)底層硬件提供了一個(gè)中間API，通過(guò)使用固件函數(shù)庫(kù)，無(wú)需深入掌握底層硬件細(xì)節(jié)，開(kāi)發(fā)者就可以輕松應(yīng)用每一個(gè)外設(shè)。Libraries 文件夾下面有 CMSIS 和 STM32F1xx_StdPeriph_Driver 兩個(gè)目錄，這兩個(gè)目錄包含固件庫(kù)核心的所有子文件夾和文件，是代碼移植的重頭戲。CMSIS 文件夾存放的是符合 CMSIS 規(guī)范的一些文件， Driver 文件夾下是STM32F1標(biāo)準(zhǔn)外設(shè)固件庫(kù)源碼文件和對(duì)應(yīng)的頭文件，說(shuō)白了就是將寄存器封裝好的函數(shù)接口。Project 文件夾下面有STM32F1xx_StdPeriph_Examples 和STM32F1xx_StdPeriph_Template 兩個(gè)文件夾，Examples文件夾下是固件示例源碼，Template文件夾下是工程模板。這些源碼的學(xué)習(xí)對(duì)以后的開(kāi)發(fā)學(xué)習(xí)非常重要。Utilities 文件夾下就是官方評(píng)估板的一些對(duì)應(yīng)源碼，可以忽略不看。根目錄中還有一個(gè)固件庫(kù)的幫助文檔 stm32f10x_stdperiph_lib_um.chm文件。
標(biāo)簽： stm32
上傳時(shí)間： 2022-02-15
上傳用戶(hù)：
搶答器是一種智力競(jìng)賽常用的器件,搶答器的設(shè)計(jì)方法千差萬(wàn)別,文章利用常用的數(shù)字電子器件,設(shè)計(jì)了八路搶答器電路的設(shè)計(jì)、仿真及實(shí)現(xiàn)的全過(guò)程,提出兩種可行的設(shè)計(jì)方案:方案1采用74ls373實(shí)現(xiàn)電路鎖存,74ls148實(shí)現(xiàn)電路編碼,74ls74及數(shù)碼管實(shí)現(xiàn)電路顯示;方案二采用CD4511BCN和LMC555CM集成電路及數(shù)碼管實(shí)現(xiàn)搶答器的控制和顯示。本文設(shè)計(jì)用的器件簡(jiǎn)單,容易理解,適用于初學(xué)電子技術(shù)的人員。Answer scrambler is a common device in intelligence competition, and its design methods vary greatly. This paper designs the whole process of design, simulation and Realization of the circuit of eight-way answer scrambler by using common digital electronic devices, and puts forward two feasible design schemes: scheme 1 uses 74 ls373 to realize circuit latching, 74 ls148 to realize circuit coding,74 ls74 and digital tube to realize circuit. The second scheme uses CD4511 BCN, LMC555 CM integrated circuit and digital tube to control and display the answerer. The device designed in this paper is simple and easy to understand, and it is suitable for the beginners of electronic technology.
標(biāo)簽： 搶答器
上傳時(shí)間： 2022-04-05
上傳用戶(hù)：
１.ＳＴＬＩＮＫ原理圖和固件，用于電子愛(ài)好者制作燒寫(xiě)器，這樣就不用再買(mǎi)燒寫(xiě)器了
上傳時(shí)間： 2022-05-03
上傳用戶(hù)：fliang
常用4000系列標(biāo)準(zhǔn)數(shù)字電路的中文名稱(chēng)資料 型號(hào) 器件名稱(chēng) 廠(chǎng)牌 備注 CD4000 雙3輸入端或非門(mén)+單非門(mén) TI CD4001 四2輸入端或非門(mén) HIT/NSC/TI/GOL CD4002 雙4輸入端或非門(mén) NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 雙互補(bǔ)對(duì)加反相器 NSC CD4008 4位超前進(jìn)位全加器 NSC CD4009 六反相緩沖/變換器 NSC CD4010 六同相緩沖/變換器 NSC CD4011 四2輸入端與非門(mén) HIT/TI CD4012 雙4輸入端與非門(mén) NSC CD4013 雙主-從D型觸發(fā)器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 雙4位串入/并出移位寄存器 TI CD4016 四傳輸門(mén) FSC/TI CD4017 十進(jìn)制計(jì)數(shù)/分配器 FSC/TI/MOT CD4018 可預(yù)制1/N計(jì)數(shù)器 NSC/MOT CD4019 四與或選擇器 PHI CD4020 14級(jí)串行二進(jìn)制計(jì)數(shù)/分頻器 FSC CD4021 08位串入/并入-串出移位寄存器 PHI/NSC CD4022 八進(jìn)制計(jì)數(shù)/分配器 NSC/MOT CD4023 三3輸入端與非門(mén) NSC/MOT/TI CD4024 7級(jí)二進(jìn)制串行計(jì)數(shù)/分頻器 NSC/MOT/TI CD4025 三3輸入端或非門(mén) NSC/MOT/TI CD4026 十進(jìn)制計(jì)數(shù)/7段譯碼器 NSC/MOT/TI CD4027 雙J-K觸發(fā)器 NSC/MOT/TI CD4028 BCD碼十進(jìn)制譯碼器 NSC/MOT/TI CD4029 可預(yù)置可逆計(jì)數(shù)器 NSC/MOT/TI CD4030 四異或門(mén) NSC/MOT/TI/GOL CD4031 64位串入/串出移位存儲(chǔ)器 NSC/MOT/TI CD4032 三串行加法器 NSC/TI CD4033 十進(jìn)制計(jì)數(shù)/7段譯碼器 NSC/TI CD4034 8位通用總線(xiàn)寄存器 NSC/MOT/TI CD4035 4位并入/串入-并出/串出移位寄存 NSC/MOT/TI CD4038 三串行加法器 NSC/TI CD4040 12級(jí)二進(jìn)制串行計(jì)數(shù)/分頻器 NSC/MOT/TI CD4041 四同相/反相緩沖器 NSC/MOT/TI CD4042 四鎖存D型觸發(fā)器 NSC/MOT/TI CD4043 4三態(tài)R-S鎖存觸發(fā)器("1"觸發(fā)) NSC/MOT/TI CD4044 四三態(tài)R-S鎖存觸發(fā)器("0"觸發(fā)) NSC/MOT/TI CD4046 鎖相環(huán) NSC/MOT/TI/PHI CD4047 無(wú)穩(wěn)態(tài)/單穩(wěn)態(tài)多諧振蕩器 NSC/MOT/TI CD4048 4輸入端可擴(kuò)展多功能門(mén) NSC/HIT/TI CD4049 六反相緩沖/變換器 NSC/HIT/TI CD4050 六同相緩沖/變換器 NSC/MOT/TI CD4051 八選一模擬開(kāi)關(guān) NSC/MOT/TI
上傳時(shí)間： 2022-05-05
上傳用戶(hù)：
1 產(chǎn)品簡(jiǎn)介1.1 產(chǎn)品特點(diǎn)下載速度快，超越 JLINK V8，接近 JLINK V9采用 2.4G 無(wú)線(xiàn)通信，自動(dòng)跳頻支持 1.8V~5V 設(shè)備，自動(dòng)檢測(cè)支持 1.8V/3.3V/5V 電源輸出，上位機(jī)設(shè)置支持目標(biāo)板取電/給目標(biāo)板供電支持 MDK/IAR 編譯器，無(wú)需驅(qū)動(dòng)，不丟固件支持 Cortex M0/M1/M3/M4/M7 等內(nèi)核 ARM 芯片支持仿真調(diào)試，支持代碼下載、支持虛擬串口提供 20P 標(biāo)準(zhǔn) JTAG 接口、提供 4P 簡(jiǎn)化 SWD 接口支持 XP/WIN7/WIN8/WIN10 等操作系統(tǒng)尺寸小巧，攜帶方便1.2 基本參數(shù)產(chǎn)品名稱(chēng) ATK-HSWLDBG 高速無(wú)線(xiàn)調(diào)試器產(chǎn)品型號(hào) ATK-HSWLDBG支持芯片 ARM Cortex M0/M1/M3/M4/M7 全系列通信方式 USB（免驅(qū)）仿真接口 JTAG、SWD支持編譯器 MDK、IAR串口速度 10Mbps（max）燒錄速度 10M通信距離 ≥10MTX 端工作電壓 5V（USB 供電）TX 端工作電流 151mARX 端工作電壓 3.3V/5V(USB 或者 JTAG 或者 SWD 供電)RX 端工作電流 132mA@5V工作溫度 -40℃~+85℃尺寸 66.5mm*40mm*17mm1.3 產(chǎn)品實(shí)物圖圖 發(fā)送端圖 接收端圖 接收端接口輸出電壓示意圖，所有標(biāo)注 GND 的引腳均為地線(xiàn)1.4 接線(xiàn)示意圖高速無(wú)線(xiàn)調(diào)試器發(fā)送端，接線(xiàn)圖：高速無(wú)線(xiàn)調(diào)試器接收端，JTAG/SWD 接口供電，接線(xiàn)示意圖：高速無(wú)線(xiàn)調(diào)試器接收端，USB 接口供電，接線(xiàn)示意圖：1.5 高速無(wú)線(xiàn)調(diào)試器工作原理示意圖電腦端 高速無(wú)線(xiàn)調(diào)試器發(fā)送端 USB 接口目標(biāo) MCU 高速無(wú)線(xiàn)調(diào)試器接收端 JTAG/SWD 接口目標(biāo) MCU 高速無(wú)線(xiàn)調(diào)試器接收端5V 電源JTAG/SW 接口 USB 接口高速無(wú)線(xiàn)調(diào)試器JTAG/SW 接口 目標(biāo) MCU 高速無(wú)線(xiàn)調(diào)試器接收端USB 接口 電腦端 高速無(wú)線(xiàn)調(diào)試器發(fā)送端無(wú)線(xiàn)模塊無(wú)線(xiàn)模塊2、MDK 配置教程注意：低版本 MDK 對(duì)高速無(wú)線(xiàn)調(diào)試器的支持不完善，推薦 MDK5.23及以上版本。MDK5.23~MDK5.26 對(duì)高速 DAP 的支持都有 bug，必須打補(bǔ)丁。參考“mdk 補(bǔ)丁”文件夾下的相關(guān)文檔解決。SWD 如果接3 線(xiàn)，請(qǐng)查看第 10 章，常見(jiàn)問(wèn)題 1。要提高速度，參考 4.2 節(jié)配置無(wú)線(xiàn)參數(shù)為大包模式。如果無(wú)線(xiàn)通信不穩(wěn)定，參考常見(jiàn)問(wèn)題 4。
標(biāo)簽： 高速無(wú)線(xiàn)調(diào)試器
上傳時(shí)間： 2022-06-04
上傳用戶(hù)：d1997wayne
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
