<li id="06ccw"></li> MOS集成運算放大器的版圖設計 集成電路設計綜合實驗指導書
上傳時間： 2013-04-24
上傳用戶：yolo_cc
FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統(tǒng)開發(fā)，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發(fā)展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發(fā)技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現(xiàn)在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發(fā)展。作為一個軟件設計人員，會很容易接受面向對象的語言。現(xiàn)在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節(jié)詳細介紹了軟硬結合的開發(fā)優(yōu)勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設計與開發(fā)，許多FGPA的開發(fā)公司開始爭奪軟核的開發(fā)市場。 @@ 數(shù)字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設計開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對的復雜。本文由于篇幅的問題，只對總的開發(fā)流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態(tài)時序分析進行了詳細的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設計、時序的分析、驗證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設計作為一個開發(fā)范例，從協(xié)議功能的研究到最后的驗證測試，將FPGA 的開發(fā)流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協(xié)議的開發(fā)中，不僅對協(xié)議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時序分析；驗證環(huán)境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內存，越來越多的SoC系統(tǒng)芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級設計。根據(jù)在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數(shù)字PHY的基本性能的基礎上，設計DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現(xiàn)在Altera Stratix II GX90開發(fā)板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數(shù)字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節(jié)約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發(fā)揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
隨著Internet的不斷發(fā)展，人們希望日常生活中所用到的嵌入式設備都能夠很方便地實現(xiàn)Intemet接入，這對嵌入式系統(tǒng)設計提出了新的挑戰(zhàn)，要求低成本、多功能、高性能。這些是目前嵌入式系統(tǒng)設計的熱點。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發(fā)展，從最初的幾千門到現(xiàn)在的幾百萬門，可靠性與集成度不斷提高，而功耗和成本卻在不斷降低，具有很高的性價比。再加上開發(fā)周期短、對開發(fā)人員的要求相對較低的優(yōu)點，因此被大量應用于嵌入式系統(tǒng)設計中。 本文是基于FPGA高性價比、可靈活配置的特點，也是當前流行的“微控制器+FPGA”的嵌入式系統(tǒng)設計方式，所以我們提出了基于FPGA的實現(xiàn)方案。本文通過在FPGA中硬件實現(xiàn)嵌入式TCP/IP協(xié)議(包括UDP、IP、ARP、TCP等網(wǎng)絡協(xié)議)以及以太網(wǎng)MAC協(xié)議，并提供標準MII接口，通過外接PHY實現(xiàn)網(wǎng)絡連接。最終成功地通過了驗證。 基于FPGA的實現(xiàn)可以有效地降低成本，同時可以在其中集成其他功能模塊，提高整個系統(tǒng)的集成度，減小PCB版圖面積和布線復雜度，有利于提高系統(tǒng)可靠性。因此，本研究課題對嵌入式系統(tǒng)設計有很大的實用價值。
上傳時間： 2013-04-24
上傳用戶：xlcky
集成運放線性應用電路分析方法的研究 集成運放線性應用電路分析方法的研究
上傳時間： 2013-06-06
上傳用戶：gxf2016
集成運放應用:一、實訓任務1 學會組裝集成運放應用電路；2 學會測試集成運放應用電路。二、實訓目標1 學會集成運放典型電路應用，理解集成運放應用電路的工作原理；
標簽： 集成運放
上傳時間： 2013-06-11
上傳用戶：busterman
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現(xiàn)。通過上述設計實現(xiàn)了“準單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設計的數(shù)據(jù)采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務器構成數(shù)據(jù)采集系統(tǒng)。服務器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設計可以解決各類系統(tǒng)的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級，同時也可以降低成本和提高可靠性。
標簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-07-12
上傳用戶：a155166
本書全面闡述了集成運算放大器360種應用電路的設計公式、設計步驟及元器件的選擇，包括集成運放應用電路設計須知，集成運放調零、相位補償與保護電路的設計，運算電路、放大電路的設計、信號處理電路的設計、波形產生帶你路的設計、測量電路的設計、電源電路及其他電路的設計等。。。。。。。
上傳時間： 2013-04-24
上傳用戶：gaoyining
介紹了現(xiàn)場總線集成的必要性和現(xiàn)場總線控制系統(tǒng)（FCS）集成技術的發(fā)展。結合實例說明了基于Profibus-DP 現(xiàn)場總線控制系統(tǒng)集成技術的設計和實現(xiàn)，并給出了基Profibus-DP 現(xiàn)場總線控制系統(tǒng)
標簽： Profibus-DP 現(xiàn)場總線 控制系統(tǒng) 集成
上傳時間： 2013-05-19
上傳用戶：sztfjm
SoC(System On a Chip)又稱為片上系統(tǒng)，是指將微處理器、模擬IP核、數(shù)字IP核和存儲器（或片外存儲器接口）集成在單一芯片上。SoC產品不斷朝著體積小、功能強的方向發(fā)展，芯片內部整合越來越多的功能。ARM架構作為嵌入式系統(tǒng)流行的應用，其應用的擴展面臨軟件擴充的問題，而X86平臺上卻有很多軟件資源。若將已有的X86軟件移植到ARM平臺，則可以在一定程度上解決軟件擴充的問題。 本論文針對X86指令在ARM中兼容的應用，以智能手機的應用為例，提出了基于ARM嵌入式平臺，使用X86指令到ARM指令的二進制翻譯模塊，達到對X86指令的兼容。主要研究ARM公司的片上總線系統(tǒng)——AMBA AHB和AMBA APB片上總線標準。對Multi-layer總線結構進行研究，分析了Multi-layer AHB系統(tǒng)中使用的Bus Matrix模塊的結構，從Bus Matrix模塊的內部矩陣結構和系統(tǒng)架構兩方面針對系統(tǒng)的特點作出優(yōu)化。 最后介紹了論文采用的事物級模型與Verilog HDL協(xié)同仿真的方法和系統(tǒng)的控制過程，通過仿真結果的比較，驗證了利用二進制翻譯模塊實現(xiàn)X86指令執(zhí)行的可行性和優(yōu)化后的架構較適合于X86翻譯系統(tǒng)的應用。
上傳時間： 2013-06-28
上傳用戶：釣鰲牧馬
<nav id="i8m0k"></nav>