隨著計算機科學在人機交互領(lǐng)域的極大發(fā)展,作為人臉信息處理中的一項關(guān)鍵技術(shù),人臉檢測現(xiàn)在已經(jīng)成為模式識別,計算機視覺和人機交互領(lǐng)域不可缺少的一部分。但是,人臉檢測算法存在計算量大、速度慢等缺點。軟件實現(xiàn)方式無法達到實時處理要求,而現(xiàn)有的硬件實現(xiàn)需要占用大量硬件資源。 本文針對現(xiàn)有人臉檢測硬件實現(xiàn)的缺點,通過對Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析,提出了雙流水線硬件檢測架構(gòu):掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗證成功,達到實時檢測的標準。具體工作和創(chuàng)新點包括如下幾點: 介紹了人臉檢測的原理以及人臉檢測經(jīng)典算法。其中,詳細介紹了Adaboost算法。 對現(xiàn)有的結(jié)構(gòu)進行詳細分析。指出現(xiàn)有各架構(gòu)的缺點,即資源占用多,檢測速度慢。針對這兩個問題,本文提出了一個適合嵌入式應用的掃描窗口、特征向量雙流水線檢測硬件架構(gòu),詳細說明了該架構(gòu)的工作原理,并在該架構(gòu)基礎(chǔ)上,通過加入預測加載技術(shù),進一步提高檢測速度。隨后,采用存儲器訪問效率,架構(gòu)內(nèi)部存儲單元大小,檢測時間長短,運算單元數(shù)量四個標準,詳細比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別,顯示出新架構(gòu)的優(yōu)勢。 基于提出的架構(gòu),給出了Adaboost人臉檢測系統(tǒng)的VLSI實現(xiàn)方案。本文中,采用自頂向下的設(shè)計方法將人臉檢測系統(tǒng)分成若干個子模塊,然后對每個子模塊進行詳細的設(shè)計和說明,給出了每個子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實現(xiàn)后的仿真波形。 采用Xilinx公司的VII Pro FPGA開發(fā)板完成人臉檢測系統(tǒng)的硬件驗證。FPGA驗證結(jié)果表明對于QCIF分辨率的視頻圖像,人臉檢測系統(tǒng)能夠達到50fps的檢測速度,滿足實時檢測的要求。
上傳時間: 2013-06-15
上傳用戶:1193169035
H.264/AVC是國際電信聯(lián)盟與國際標準化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現(xiàn)。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術(shù)編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率,但也增加了設(shè)計上的困難。 作者在全面學習H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上,確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖,并總結(jié)出了影響CAVLC編碼器實現(xiàn)的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優(yōu)化設(shè)計,這些優(yōu)化設(shè)計包括多參考塊的表格預測法、快速查找表法、算術(shù)消除法等。最后,用Verilog硬件描述語言對所設(shè)計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結(jié)果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎(chǔ)。
上傳時間: 2013-06-22
上傳用戶:diamondsGQ
隨著圖像分辨率的越來越高,軟件實現(xiàn)的圖像處理無法滿足實時性的需求;同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上,用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復配置的硬件模塊架構(gòu),架構(gòu)包括PC機預處理和通信軟件,控制模塊,計算單元,存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現(xiàn),根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口,不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進行調(diào)試和運行。 在硬件架構(gòu)的基礎(chǔ)上本文實現(xiàn)了排序濾波,中值濾波,卷積運算及高斯濾波,形態(tài)學算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略,通過性能分析,F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高;通過結(jié)果的比較,發(fā)現(xiàn)FPGA的處理結(jié)果達到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進,提高了算法的可用性,同時為進一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的,在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。
上傳時間: 2013-07-29
上傳用戶:愛順不順
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題,如果實現(xiàn)PID軟算法的微處理器因為強干擾或其他原因而出現(xiàn)故障,會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質(zhì)上解決這個問題。因此,利用FPGA開發(fā)技術(shù),實現(xiàn)智能控制器算法的芯片化,使之能夠廣泛的用于各種場合,具有很大的應用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點,總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程,指出實現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計,降低設(shè)計難度,是擴展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵??刂葡到y(tǒng)由四個模塊組成,主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點的基礎(chǔ)上,提出一種基于FPGA改進型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運算器邏輯映像過程中,采用將補碼的加法器代替減法器設(shè)計,增加整數(shù)運算結(jié)果的位擴展處理,進行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體,可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實現(xiàn)了PID控制器,用Modelsim仿真驗證了設(shè)計結(jié)果的正確性,用Synplify Pro進行電路綜合,在Quaitus Ⅱ軟件中實現(xiàn)布局布線,最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求,論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象,以EP1C3T144 FPGA為核心,構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0~400℃的條件下,實驗結(jié)果表明,達到無超調(diào)的穩(wěn)定控制要求,為降低FPGA實現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間: 2013-06-13
上傳用戶:15071087253
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中,引入了四種架構(gòu),其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼,使平臺適用于具有嵌入硬核的FPGA架構(gòu),利用MCNC基準電路來測試這四種架構(gòu)的性能。實驗結(jié)果表明:在以網(wǎng)線平均長度作為指標的測試中,通道寬度均勻分布的架構(gòu)具有更短的布線長度、更優(yōu)的性能。
上傳時間: 2013-06-01
上傳用戶:JGR2013
H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法,因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性,滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運算,量化可以通過查表和乘法操作就可以完成,避免了反變換的時候失配問題,沒有精度損失;去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應,提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現(xiàn)兩方面著手,在算法研究方面設(shè)計了一個可視化測試軟件,在硬件實現(xiàn)方面主要對整數(shù)變換、量化和去方塊濾波做了研究和實現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實現(xiàn),F(xiàn)PGA可重復使用,設(shè)計修改靈活,片內(nèi)資源豐富,具備DSP模塊等優(yōu)勢。在本論文的目標實現(xiàn)部分模塊FPGA的硬件設(shè)計,用Verilog完成了關(guān)鍵部分的設(shè)計。首先簡要介紹了視頻壓縮基本原理,常用視頻壓縮標準及其特性以及國內(nèi)外的研究動態(tài),并對H.264標準基本檔次所涉及的核心技術(shù)進行了詳細介紹,兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上,設(shè)計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計和實現(xiàn),并在Altera的軟件和開發(fā)板上進行了仿真驗證;對去方塊濾波算法做了軟件研究測試,并給出了一種改進的硬件整體結(jié)構(gòu)設(shè)計。最后,對全文工作進行了總結(jié)和對未來研究工作做了展望。我在課題中所做的主要工作有: 1.查閱相關(guān)文獻,熟悉H.264.標準及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設(shè)計。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計。
上傳時間: 2013-04-24
上傳用戶:lanjisu111
近年來,隨著多媒體技術(shù)的迅猛發(fā)展,電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多,而數(shù)字音頻技術(shù)則是應用最為廣泛的技術(shù)之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案,在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實現(xiàn)方案中,低速處理器與專用硬件結(jié)合的SOC設(shè)計方案結(jié)合了硬件實現(xiàn)方式和軟件實現(xiàn)方式的優(yōu)點,具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調(diào)用頻率高的運算步驟,因此適于硬件實現(xiàn),以降低處理器的開銷和功耗,來提高整個系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標準和流程,以及IMDCT常用的各種實現(xiàn)算法。在此基礎(chǔ)上選擇了適于硬件實現(xiàn)的遞歸循環(huán)實現(xiàn)方法,并在已有算法的基礎(chǔ)上進行了改進,減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設(shè)計方案,結(jié)合算法進行了實現(xiàn)結(jié)構(gòu)的優(yōu)化,并在EDA環(huán)境下具體實現(xiàn),用硬件描述語言設(shè)計、綜合、仿真,且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中,在減小硬件資源的同時快速地實現(xiàn)了IMDCT,經(jīng)驗證功能正確。
上傳時間: 2013-05-31
上傳用戶:Minly
H.264作為新一代視頻編碼標準,相比上一代視頻編碼標準MPEG2,在相同畫質(zhì)下,平均節(jié)約64﹪的碼流。該標準僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu),實現(xiàn)靈活性極大,其規(guī)定了三個檔次,每個檔次支持一組特定的編碼功能,并支持一類特定的應用,因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能,但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析,并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法,提高了幀內(nèi)預測編碼的效率。在該算法下進行幀內(nèi)預測時,為了得到一個宏塊的預測模式,需要進行592次率失真代價計算。因此為了降低幀內(nèi)預測模式選擇的計算復雜度,本文改進了幀內(nèi)預測模式選擇算法。實踐證明,在PSNR值的損失可以忽略不計的情況下,該算法相比原算法,幀內(nèi)編碼時間平均節(jié)約60﹪以上,對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼,考慮到FPGA的高效運算速度和使用靈活性,本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu),并對影響編碼速度,且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真,并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中,進行了在線測試,驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預測模式選擇算法的改進,算法實現(xiàn)簡單,對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試,這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
上傳時間: 2013-06-13
上傳用戶:夜月十二橋
C語言編程算法經(jīng)典案例100個,可以拿來作為編程參考案例
上傳時間: 2013-05-30
上傳用戶:15853744528
隨著微電子技術(shù)的高速發(fā)展,實時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇,基于FPGA的圖像處理專用芯片的研究將成為信息產(chǎn)業(yè)的新熱點。 本文以FPGA為平臺,使用VHDL硬件描述語言設(shè)計并實現(xiàn)了中值濾波、順序濾波、數(shù)學形態(tài)學、卷積運算和高斯濾波等圖像處理算法。在設(shè)計過程中,通過改進算法和優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性,采用流水線結(jié)構(gòu)優(yōu)化算法,提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設(shè)計中,本文提出了一種快速中值濾波算法,該算法大大節(jié)省了硬件資源,處理速度也很快。在數(shù)學形態(tài)學算法的硬件實現(xiàn)中,本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率,適應了流水線設(shè)計的要求,提高了圖像處理速度。 整個設(shè)計及各個模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結(jié)果表明,使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得很好的處理效果,達到較高的工作頻率,處理速度也遠遠高于軟件法處理圖像,可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設(shè)計做了有益的探索性嘗試,對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統(tǒng)的設(shè)計有著積極的意義。
上傳時間: 2013-06-08
上傳用戶:shuiyuehen1987
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1