亚洲欧洲日本专区,日本aa在线,国产午夜精品免费一区二区三区

圖像算法

GPS接收機(jī)天線(xiàn)陣列抗干擾算法研究及其FPGA實(shí)現(xiàn)

GPS技術(shù)在導(dǎo)航、定位及精確打擊等方面產(chǎn)生了重要影響，已經(jīng)廣泛地應(yīng)用在各種武器平臺(tái)上。但是，在干擾環(huán)境下也顯現(xiàn)出許多問(wèn)題。由于其到達(dá)地球表面的信號(hào)極其微弱(-160dBW)，在現(xiàn)在復(fù)雜的電磁環(huán)境中容易受到干擾，尤其是C/A碼信號(hào)更易受到干擾，并且隨著導(dǎo)航戰(zhàn)的發(fā)展對(duì)GPS的抗干擾已成為爭(zhēng)取導(dǎo)航資源的有效措施。因此，研究干擾環(huán)境下的GPS接收機(jī)設(shè)計(jì)具有重要意義。本文首先簡(jiǎn)要介紹了GPS信號(hào)的結(jié)構(gòu)及構(gòu)成，通過(guò)對(duì)GPS信號(hào)特征以及接收機(jī)抗干擾能力的分析，結(jié)合干擾對(duì)接收機(jī)的作用方式及效果，確定GPS最易受的干擾類(lèi)型為阻塞式干擾，然后針對(duì)這種干擾類(lèi)型提出了一種有效的抗干擾技術(shù)-----自適應(yīng)調(diào)零天線(xiàn)技術(shù)。接下來(lái)，著重研究了GPS接收機(jī)在此抗干擾技術(shù)前提下的若干抗干擾方法，并對(duì)其進(jìn)行了詳細(xì)的分析和討論。研究過(guò)程中，通過(guò)對(duì)最佳化準(zhǔn)則和空域自適應(yīng)濾波的理解，首先對(duì)不同天線(xiàn)陣列結(jié)構(gòu)進(jìn)行了性能仿真和比較分析，然后在對(duì)稱(chēng)圓形天線(xiàn)陣列的基礎(chǔ)上對(duì)空域自適應(yīng)算法進(jìn)行了仿真分析，針對(duì)其自由度有限的問(wèn)題接著對(duì)空時(shí)濾波方法做了詳細(xì)討論，在7元對(duì)稱(chēng)圓形陣列的基礎(chǔ)上仿真說(shuō)明了二者各自的優(yōu)缺點(diǎn)。考慮到實(shí)際的干擾環(huán)境和本課題研究的初期階段，因此選用了適合本課題干擾環(huán)境的空域?yàn)V波方法，并對(duì)其自適應(yīng)算法進(jìn)行了適當(dāng)?shù)母倪M(jìn)，使得其抗干擾性能獲得了一定程度的改善。最后，詳細(xì)說(shuō)明了該接收機(jī)抗干擾模塊的FPGA實(shí)現(xiàn)原理。詳細(xì)給出了頂層及各子模塊的設(shè)計(jì)流程與RTL視圖，實(shí)驗(yàn)結(jié)果驗(yàn)證了該算法的有效性。

標(biāo)簽： FPGA GPS 接收機(jī) 天線(xiàn)陣列

上傳時(shí)間： 2013-06-03

上傳用戶(hù)：xfbs821
H264AVC的CAVLC編碼算法研究及FPGA實(shí)現(xiàn)

H.264/AVC是國(guó)際電信聯(lián)盟與國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì)聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)，簡(jiǎn)稱(chēng)H.264。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話(huà)會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長(zhǎng)編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對(duì)于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長(zhǎng)編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計(jì)上的困難。作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對(duì)這些瓶頸，對(duì)CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，這些優(yōu)化設(shè)計(jì)包括多參考?jí)K的表格預(yù)測(cè)法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語(yǔ)言對(duì)所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述，用EDA軟件對(duì)其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿(mǎn)足實(shí)時(shí)通信要求，為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。

標(biāo)簽： CAVLC H264 FPGA 264

上傳時(shí)間： 2013-06-04

上傳用戶(hù)：libenshu01
WiMAX接收機(jī)中AGC的算法研究和FPGA實(shí)現(xiàn)

用戶(hù)對(duì)寬帶無(wú)線(xiàn)接入業(yè)務(wù)、尤其是對(duì)于寬帶無(wú)線(xiàn)化以及移動(dòng)化的需求日益增加,使無(wú)線(xiàn)寬帶接入技術(shù)WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術(shù))應(yīng)運(yùn)而生、迅猛發(fā)展,成為這兩年業(yè)界關(guān)注的焦點(diǎn)。除了通常的互聯(lián)網(wǎng)接入應(yīng)用外,它還將在提供IPTV和VOIP等寬帶業(yè)務(wù)方面取得成功,它還有可能成為一種先進(jìn)的4G蜂窩電話(huà)技術(shù)。WiMAX未來(lái)將進(jìn)入蜂窩電話(huà)、筆記本電腦和機(jī)頂盒等應(yīng)用中。本文在介紹WiMAX傳輸標(biāo)準(zhǔn)802.16d基礎(chǔ)上,詳細(xì)闡述了WiMAX接收機(jī)中信道解調(diào)芯片中的自動(dòng)增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動(dòng)增益控制系統(tǒng)的基本組成和其主要特性指標(biāo),通過(guò)對(duì)一個(gè)步進(jìn)式AGC的分析,得到AGC模型的輸出公式。然后針對(duì)WiMAX接收機(jī)內(nèi)AGC系統(tǒng)中的模數(shù)轉(zhuǎn)換器以及AGC電路進(jìn)行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對(duì)AGC電路基本結(jié)構(gòu)的算法分析,并結(jié)合仿真結(jié)果對(duì)AGC電路做了詳盡解說(shuō)并對(duì)參數(shù)進(jìn)行了解釋說(shuō)明。最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗(yàn)證的結(jié)果。通過(guò)SPW對(duì)AGC進(jìn)行了單獨(dú)的性能測(cè)試,并結(jié)合整個(gè)系統(tǒng)的性能測(cè)試來(lái)說(shuō)明AGC可以和系統(tǒng)的其他模塊協(xié)同工作。在FPGA測(cè)試中,可以證明用Verilog實(shí)現(xiàn)后AGC也同樣能較好的工作。本文實(shí)現(xiàn)的基于導(dǎo)頻的步進(jìn)式的數(shù)字AGC是針對(duì)WiMAX系統(tǒng)的自動(dòng)增益控制電路提出的解決方案。此算法結(jié)合WiMAX系統(tǒng)的傳輸方式,提出的算法具有迅速鎖定信號(hào)的特點(diǎn),能夠滿(mǎn)足WiMAX系統(tǒng)的要求。同時(shí),由于各種關(guān)鍵參數(shù)設(shè)計(jì)為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數(shù)字AGC算法。

標(biāo)簽： WiMAX FPGA AGC 接收

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：zhanditian
常模算法的FPGA實(shí)現(xiàn)

常模信號(hào)是一類(lèi)非常重要的信號(hào)，而專(zhuān)門(mén)應(yīng)用于常模信號(hào)的常模算法[1]具有復(fù)雜度較低、實(shí)現(xiàn)起來(lái)比較簡(jiǎn)單、對(duì)陣列模型的偏差不敏感等顯著的優(yōu)點(diǎn)。因此，常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來(lái)，常模算法在多用戶(hù)檢測(cè)領(lǐng)域[2]的研究越來(lái)越受到諸多學(xué)者的關(guān)注。不僅如此，常模算法在其他領(lǐng)域也是備受矚目，如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點(diǎn)。除此之外，常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號(hào)，也可應(yīng)用于多模信號(hào)[3]等。本文對(duì)常模算法在多用戶(hù)檢測(cè)領(lǐng)域的應(yīng)用以及FPGA[4]實(shí)現(xiàn)作了較多的研究工作，共分六章進(jìn)行闡述。第一章為緒論，介紹了論文相關(guān)背景和本文的結(jié)構(gòu)；第二章首先對(duì)常模算法作了理論分析，并改進(jìn)了傳統(tǒng)的2-2型常模算法，我們稱(chēng)之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺(tái)上搭建了仿真平臺(tái)，分析了常模算法在多用戶(hù)檢測(cè)中的應(yīng)用；第三章研究了相關(guān)文獻(xiàn)，簡(jiǎn)單介紹了FPGA概念及其設(shè)計(jì)流程和設(shè)計(jì)方法，并對(duì)VerilogHDL以及Quartus軟件做了簡(jiǎn)要介紹；第四章則詳細(xì)介紹了常模算法的FPGA實(shí)現(xiàn)，用一種基于統(tǒng)計(jì)數(shù)據(jù)的方法確定了數(shù)據(jù)位長(zhǎng)及精度，提出了其實(shí)現(xiàn)的系統(tǒng)框圖，并詳細(xì)闡述了各主要模塊的設(shè)計(jì)與實(shí)現(xiàn)，同時(shí)給出了最后的報(bào)告文件以及最高數(shù)據(jù)處理速度；第五章則在MATLAB平臺(tái)和QuartuslI的基礎(chǔ)上搭建了一個(gè)仿真平臺(tái)，借助于平臺(tái)分析了2-2型常模算法移植到FPGA平臺(tái)后的性能，對(duì)不同的精度對(duì)系統(tǒng)性能的影響做了討論，也統(tǒng)計(jì)了不同信噪比、多址干擾下的誤碼率性能。最后一章是對(duì)全文的總結(jié)和對(duì)未來(lái)的展望。

標(biāo)簽： FPGA 模算法

上傳時(shí)間： 2013-06-23

上傳用戶(hù)：hzy5825468
動(dòng)態(tài)可重構(gòu)FPGA的布局布線(xiàn)算法研究

可編程邏輯芯片特別是現(xiàn)場(chǎng)可編程門(mén)陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應(yīng)用動(dòng)態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類(lèi)芯片稱(chēng)為動(dòng)態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類(lèi)芯片構(gòu)建的可重構(gòu)系統(tǒng)在實(shí)際應(yīng)用前還有許多問(wèn)題需要解決。一個(gè)基本的問(wèn)題就是動(dòng)態(tài)可重構(gòu)FPGA芯片中的可重構(gòu)功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問(wèn)題和模塊間的布線(xiàn)問(wèn)題。本文從基本的FPGA芯片結(jié)構(gòu)和CAD算法談起，介紹了可重構(gòu)計(jì)算的概念，建立了可重構(gòu)計(jì)算系統(tǒng)模型和動(dòng)態(tài)可重構(gòu)FPGA芯片模型，在此模型上提出一個(gè)基于劃分和時(shí)延驅(qū)動(dòng)的在線(xiàn)布局算法，和一個(gè)基于Pathfinder協(xié)商擁塞算法的布線(xiàn)算法，來(lái)解決動(dòng)態(tài)可重構(gòu)FPGA芯片的布局和布線(xiàn)問(wèn)題。由硬件描述語(yǔ)言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數(shù)目的層，然后將這些電路層布局到芯片的每一層，同時(shí)確保關(guān)鍵路徑的時(shí)延最小。實(shí)驗(yàn)結(jié)果表明，布局算法與傳統(tǒng)的布局算法(或者文獻(xiàn)[37]中的算法)相比，在時(shí)延上平均減少27％，在線(xiàn)長(zhǎng)上平均減少34％(或者11％)，在運(yùn)行時(shí)間上平均減少42％(或者97％)。布線(xiàn)算法與傳統(tǒng)的布線(xiàn)算法相比，能夠?qū)⒕€(xiàn)長(zhǎng)降低26％，將水平通道寬度降低27％，顯示出較高的性能。

標(biāo)簽： FPGA 動(dòng)態(tài)可重構(gòu) 布局布線(xiàn) 算法研究

上傳時(shí)間： 2013-05-24

上傳用戶(hù)：Neoemily
基于DSPFPGA的H264AVC實(shí)時(shí)編碼器

H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo)，作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì)，軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過(guò)對(duì)H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評(píng)估，算法特點(diǎn)的分析，同時(shí)考慮到編碼器系統(tǒng)的可伸縮性，可擴(kuò)展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器，而FPGA作為協(xié)處理器，針對(duì)編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動(dòng)估計(jì)模塊，設(shè)計(jì)相應(yīng)的硬件加速引擎，以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，其中一個(gè)主要的不同在于幀間預(yù)測(cè)采用了可變塊尺寸的運(yùn)動(dòng)估計(jì)，同時(shí)運(yùn)動(dòng)向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測(cè)，可以改善運(yùn)動(dòng)補(bǔ)償精度，提高圖像質(zhì)量和編碼效率，但同時(shí)也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計(jì)專(zhuān)門(mén)的硬件加速引擎。本文給出了1/4像素精度的運(yùn)動(dòng)估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中，將多處理器技術(shù)和流水線(xiàn)技術(shù)相結(jié)合，提供高性能的并行計(jì)算能力，同時(shí)，采用合理的存儲(chǔ)器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿(mǎn)足運(yùn)算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測(cè)試平臺(tái)，完成了對(duì)整個(gè)設(shè)計(jì)的RTL級(jí)的仿真驗(yàn)證，并針對(duì)Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化，從而使工作頻率最終達(dá)到134MHz，分析數(shù)據(jù)表明該模塊能夠滿(mǎn)足編碼器的實(shí)時(shí)性要求。

標(biāo)簽： DSPFPGA H264 264 AVC

上傳時(shí)間： 2013-07-24

上傳用戶(hù)：sn2080395
圖像壓縮和AES加密算法的實(shí)現(xiàn)

本文對(duì)基于FPGA的CCSDS圖像壓縮和AES加密算法的實(shí)現(xiàn)進(jìn)行了研究。主要完成的工作有： (1)深入研究CCSDS圖像壓縮算法，并根據(jù)其編碼方案，設(shè)計(jì)并實(shí)現(xiàn)了相應(yīng)的編解碼器。從算法性能和硬件實(shí)現(xiàn)復(fù)雜度兩個(gè)方面，將該算法與具有類(lèi)似算法結(jié)構(gòu)的JPEG2000和SPIHT圖像壓縮算法作比較分析； (2)利用硬件描述語(yǔ)言VerilogHDL實(shí)現(xiàn)CCSDS圖像壓縮算法和AES加密算法； (3)優(yōu)化算法復(fù)雜度較大的功能模塊，如小波變換模塊等。使用雙端口內(nèi)存模塊增加數(shù)據(jù)讀寫(xiě)速度，利用DSP塊處理核心運(yùn)算單元，從而很大程度上提高了模塊的運(yùn)行速度，并降低了芯片的使用面積； (4)設(shè)計(jì)并實(shí)現(xiàn)系統(tǒng)的模塊級(jí)流水線(xiàn)，在幾乎不增加占用芯片面積的情況下，提高了系統(tǒng)的數(shù)據(jù)吞吐量； (5)在QuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。在硬件系統(tǒng)測(cè)試階段，設(shè)計(jì)并實(shí)現(xiàn)FPGA與PC機(jī)的串口通信模塊，提高了系統(tǒng)驗(yàn)證的工作效率。

標(biāo)簽： AES 圖像壓縮加密算法

上傳時(shí)間： 2013-05-19

上傳用戶(hù)：1757122702
基于FPGA的紅外圖像預(yù)處理系統(tǒng)

隨著紅外探測(cè)技術(shù)和超大規(guī)模專(zhuān)用集成電路的發(fā)展，實(shí)時(shí)紅外成像系統(tǒng)得到了越來(lái)越廣泛的應(yīng)用。如何針對(duì)紅外圖像的特性對(duì)紅外圖像進(jìn)行實(shí)時(shí)處理，得到能真實(shí)反映探測(cè)場(chǎng)景、適合觀察分析的紅外圖像是目前紅外成像技術(shù)的研究熱點(diǎn)。針對(duì)紅外圖像在被采集后立即進(jìn)行預(yù)處理，簡(jiǎn)化后級(jí)數(shù)字信號(hào)處理單元的繁重任務(wù)，在紅外成像技術(shù)中具有重要意義。本論文主要工作如下： (1)對(duì)紅外成像的原理、紅外圖像的形成過(guò)程、紅外圖像的特征以及紅外圖像與可見(jiàn)光圖像的區(qū)別進(jìn)行了闡述。 (2)簡(jiǎn)要介紹了頻域中圖像的增強(qiáng)算法，以及圖像的灰度變換原理。 (3)通過(guò)對(duì)時(shí)域中各種算法的分析對(duì)比，以及時(shí)域處理與頻域處理的對(duì)比，選擇數(shù)種適合紅外圖像預(yù)處理的算法進(jìn)行硬件實(shí)現(xiàn)，然后再根據(jù)硬件實(shí)現(xiàn)的難易程度和算法對(duì)硬件資源的占用率，以及最終對(duì)圖像的處理效果，選擇一種最佳的平滑和銳化方法。 (4)針對(duì)FPGA的特點(diǎn)，采用了模塊化結(jié)構(gòu)設(shè)計(jì)，方便構(gòu)成并行運(yùn)算，充分體現(xiàn)了實(shí)時(shí)處理的要求。 (5)分析了紅外圖像灰度變換的硬件構(gòu)成，實(shí)現(xiàn)了對(duì)紅外圖像的直方圖統(tǒng)計(jì)。 (6)闡述了I2C總線(xiàn)標(biāo)準(zhǔn)，使用I2C總線(xiàn)對(duì)SAA7115視頻圖像處理芯片的控制，對(duì)模擬的紅外圖像采集、量化成數(shù)字圖像信號(hào)；由于采用SDRAM進(jìn)行數(shù)據(jù)的存儲(chǔ)，所以針對(duì)數(shù)據(jù)的存儲(chǔ)及讀取方式設(shè)計(jì)了SDRAM存儲(chǔ)器的控制器，將量化后的數(shù)據(jù)存儲(chǔ)到SDRAM存儲(chǔ)器。 (7)詳細(xì)闡述了圖像頻域處理的硬件實(shí)現(xiàn)方法，并特別說(shuō)明了DFT的FPGA硬件構(gòu)成方法及這種方法與DSP處理器構(gòu)成方法的區(qū)別。然后針對(duì)整個(gè)系統(tǒng)的時(shí)序構(gòu)成及時(shí)序要求，采用了PLL核構(gòu)成了系統(tǒng)的時(shí)序部分，并對(duì)系統(tǒng)進(jìn)行了優(yōu)化，以提高運(yùn)行速度及減少資源占用率。

標(biāo)簽： FPGA 紅外圖像預(yù)處理

上傳時(shí)間： 2013-07-12

上傳用戶(hù)：頂?shù)弥?/p>
高速實(shí)時(shí)圖像采集和處理系統(tǒng)的研究

光斑質(zhì)心檢測(cè)系統(tǒng)是APT精跟蹤伺服系統(tǒng)的關(guān)鍵技術(shù)之一，目前的光斑檢測(cè)系統(tǒng)大多是基于PC機(jī)的，存在著高速實(shí)時(shí)性、穩(wěn)定性問(wèn)題。在總結(jié)各種檢測(cè)算法的基礎(chǔ)上，本文提出了基于FPGA的圖像處理算法，實(shí)現(xiàn)了激光光斑中心的高速實(shí)時(shí)檢測(cè)。文中主要采用3×3窗口模塊和自適應(yīng)閾值模塊，先對(duì)CCD輸入數(shù)據(jù)進(jìn)行處理，判斷光斑的范圍，然后再運(yùn)用光斑的質(zhì)心算法對(duì)光斑所占的像元進(jìn)行運(yùn)算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達(dá)到了的3000幀/s的脫靶量幀速，精度為2urad的技術(shù)指標(biāo)，實(shí)現(xiàn)了高速率、高精度的精跟蹤要求。

標(biāo)簽： 實(shí)時(shí)圖像采集處理系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：林魚(yú)2016
基于FPGA的紅外圖像處理技術(shù)

本文在深入分析紅外焦平面陣列熱成像系統(tǒng)工作原理的基礎(chǔ)上，根據(jù)紅外圖像處理系統(tǒng)的實(shí)際應(yīng)用，研究了相應(yīng)的圖像處理算法，為使其實(shí)時(shí)實(shí)現(xiàn)，本文對(duì)算法基于FPGA的高效硬件實(shí)現(xiàn)進(jìn)行了深入研究。首先對(duì)IRFRA器件的工作原理和讀出電路結(jié)構(gòu)進(jìn)行了分析，敘述了相應(yīng)的驅(qū)動(dòng)電路設(shè)計(jì)原理和相關(guān)模擬電路的處理技術(shù)。然后，以本文設(shè)計(jì)的基于FPGA高速紅外圖像處理硬件系統(tǒng)為運(yùn)行平臺(tái)，針對(duì)紅外溫差成像圖像高背景、低對(duì)比度的特點(diǎn)和系統(tǒng)中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強(qiáng)算法的實(shí)時(shí)實(shí)現(xiàn)技術(shù)。還將基于FPGA的紅外圖像處理的實(shí)現(xiàn)技術(shù)，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強(qiáng)算法作為重點(diǎn)，引入了一種易于FPGA實(shí)現(xiàn)、基于雙閾值調(diào)節(jié)、可有效改善系統(tǒng)成像質(zhì)量的增強(qiáng)算法。并在FPGA硬件平臺(tái)上成功地實(shí)現(xiàn)了該算法。最后，本系統(tǒng)還將處理后的圖像數(shù)據(jù)轉(zhuǎn)化成了全電視信號(hào)，實(shí)時(shí)地顯示在監(jiān)視器上。實(shí)驗(yàn)結(jié)果表明，本文設(shè)計(jì)的系統(tǒng)，能夠很好地完成大容量數(shù)據(jù)流的實(shí)時(shí)處理，有效地改善了圖像質(zhì)量，顯著提高了圖像顯示效果。

標(biāo)簽： FPGA 紅外圖像處理技術(shù)

上傳時(shí)間： 2013-07-02

上傳用戶(hù)：AbuGe