<pre id="kgyii"></pre>
隨著科技的發展和社會的進步，數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機，研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業，不僅可以滿足廣大人民群眾日益增長的物質、文化要求，還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上，首先對系統的調制系統進行了設計規劃，然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪，考慮到實現的有效性，不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數在實現中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計，并進行了設計優化，顯著降低了濾波器的運算量，大大節約了實現該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
本文介紹了單片機在鍋爐溫度控制上的應用，主要是以87C51 單片機作為控制器核心，結合溫度傳感變送器、A/D 轉換器、LED 顯示器、D/A 轉換器，模擬多路開關等，組成一個八通道的鍋爐溫度控
上傳時間： 2013-04-24
上傳用戶：x4587
簡介 探討了在PC機中用Visual Basic下的Microsoft Comm control控件與使用C51編程的MCS\ 51單片機之間的串行通信的方法,以及在VB中怎樣處理二進制碼,并給出了演示程序和通信協議。
上傳時間： 2013-04-24
上傳用戶：18752787361
本文對OFDM基帶調制解調系統的：FPGA設計進行了研究和論述，重點實現其中的RS碼編、譯碼模塊和基帶成形濾波器模塊。本文首先介紹了OFDM調制的原理和OFDM基帶調制解調系統的總體設計，以及FPGA設計的基本原則。接著介紹了RS碼的編碼原理和時域迭代譯碼算法，在此基礎上設計實現RS碼編碼器和譯碼器。然后介紹了成形濾波的原理和多種實現成形濾波器的結構，采用多相結構設計實現了平方根升余弦滾降濾波器。
上傳時間： 2013-06-11
上傳用戶：TF2015
隨著我國信息化發展進程加快，信息化覆蓋面擴大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴重。同時，信息安全及其對經濟發展、國家安全和社會穩定的重大影響，正日益突出地顯現出來，受到越來越多的關注。在和平年代，通過對信息載體進行大規模的物理破壞，從而達到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標對準了信息載體中的數據，由于數據的易失性，計算機數據成為信息安全中的最大隱患，同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計算機數據的竊取，保護硬盤中的數據。破壞者在得到硬盤后，也不能夠得到硬盤中的數據，從而達到保護信息安全的目的。加密卡提供兩個符合ATA-6標準的接口，串接在主板IDE接口和硬盤之間。存儲在硬盤上的數據，是經過加密以后的加密數據；從硬盤上讀出的數據，必須經過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術實現IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點主要有以下幾個方面的內容：FPGA及VHDL語言的研究，ATA協議標準研究及IDE接口的FPGA實現。論文對ATA協議做了細致的研究，分析了硬盤接口的工作機制以及主機與硬盤之間的通信協議，并在此基礎上，重點研究了用FPGA的編程功能來實現一個計算機硬件底層接口協議的方法，詳細介紹了芯片的內部框圖及FPGA的軟件流程圖，提出了在實現過程中應注意的要點，最終用FPGA構建了一個雙向IDE硬盤通道，實現了兩套符合ATA-6規范的IDE接口。
上傳時間： 2013-08-02
上傳用戶：Ants
超寬帶沖激雷達是一種新體制雷達，其發射信號是無高頻載頻，寬度僅為納秒級的沖激脈沖。得益于這種特殊的發射信號，超寬帶沖激雷達具有優異的探測性能和廣泛的應用前景。自然地，對于發射機的研究，在超寬帶沖激雷達研究領域有著極其重要的地位。本文在超寬帶沖激雷達實驗系統的基礎上，對其發射機進行了深入研究，主要內容如下： 1、介紹了超寬帶沖激雷達發射機，尤其是脈沖源的原理及設計。 2、分析了決定超寬帶沖激雷達探測距離的因素。在此基礎上尋求通過提高發射信號脈沖重復頻率來增大發射機的能量輸出；提出了一種提高脈沖重復頻率的方法。設計了基于現場可編程門陣列的延時控制電路，對提高脈沖重復頻率予以工程實現。 3、提出了超寬帶沖激雷達波束掃描的實現方法：通過精密控制各發射機脈沖源觸發時間，在各路發射信號之間產生一定的延時。設計了運用現場可編程門陣列實現這種控制的精密延時電路。
上傳時間： 2013-08-05
上傳用戶：564708051@qq.com
cortex在rvmdk中設置方式，及STM32在RVMDK中入門講解之開發環境的建立
上傳時間： 2013-06-10
上傳用戶：sh19831212
教你如何在orcad設計原理圖怎樣在powerpcb中生成PCB的步驟及方法
上傳時間： 2013-07-05
上傳用戶：huyanju
本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間： 2013-07-29
上傳用戶：hwl453472107
在微機上模擬I2C總線的設計，用并行口的D0（PIN2）模擬SCL信號，用D1（PIN3）模擬SDA信號。
上傳時間： 2013-07-14
上傳用戶：xuanchangri
<center id="uckue"></center>
