Matlab_simulink在FPGA設(shè)計中的應(yīng)用
標(biāo)簽： Matlab_simulink FPGA 中的應(yīng)用
上傳時間： 2013-08-27
上傳用戶：古谷仁美
fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實現(xiàn)
標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg
上傳時間： 2013-08-28
上傳用戶：zoudejile
在三星ＡＲＭ２４１０嵌入式開發(fā)板上，使用ＡＬＴＥＲＡ公司ＥＰＭ７０３２對信號進(jìn)行邏輯處理
標(biāo)簽： 三星 嵌入式開發(fā)板
上傳用戶：dongbaobao
基于FPGA的快速并行FFT及其在空間太陽望遠(yuǎn)鏡圖像鎖定系統(tǒng)中的應(yīng)用
標(biāo)簽： FPGA FFT 并行 圖像
上傳用戶：lgnf
在FPGA上高效實現(xiàn)橢圓曲線加密的碩士論文，時間很新2006年的，有一定的參考價值
標(biāo)簽： FPGA 橢圓曲線 加密 碩士
上傳用戶：皇族傳媒
CPLD在交流電機(jī)控制系統(tǒng)中的測速應(yīng)用，里面有一段程序，希望有幫助
標(biāo)簽： CPLD 交流電機(jī) 控制系統(tǒng) 測速
上傳用戶：270189020
詳細(xì)描述了在FPGA/CPLD設(shè)計過程中應(yīng)注意的地方,和如何提高設(shè)計效率,對FPGA設(shè)計者有很好的幫助
標(biāo)簽： FPGA CPLD 過程 如何提高
上傳時間： 2013-08-29
上傳用戶：wfeel
I2C在CPLD上的模擬實現(xiàn)源程序，用C語言編寫而成
標(biāo)簽： CPLD I2C 模擬 源程序
上傳時間： 2013-08-30
上傳用戶：181992417
在利用FPGA實現(xiàn)數(shù)字信號處理方面，分布式算法發(fā)揮著關(guān)鍵作用，與傳統(tǒng)的乘積-積結(jié)構(gòu)相比，具有并行處理的高效性特點。詳細(xì)研究了基于FPGA、采用分布式算法實現(xiàn)FIR數(shù)字濾波器的原理和方法，并通過Xilinx ISE在Modelsim下進(jìn)行了仿真。
標(biāo)簽： FPGA 數(shù)字信號處理 方面
上傳用戶：宋桃子
在davinci下的fpga下載程序，測試通過
標(biāo)簽： davinci fpga 下載程序
上傳用戶：杏簾在望
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
