在FPGA設(shè)計中解決如何消除毛刺現(xiàn)象的相關(guān)設(shè)計調(diào)整，對于FPGA的設(shè)計者來說具有較好的學(xué)習(xí)作用。
標(biāo)簽： FPGA 毛刺 相關(guān)設(shè)計
上傳時間： 2013-08-31
上傳用戶：行旅的喵
CPLD、FPGA在EL顯示模塊及接口電路中的應(yīng)用,cpld實現(xiàn)數(shù)字電路取代，fpga取代液晶顯示專用控制芯片。
標(biāo)簽： CPLD FPGA 顯示模塊 接口電路
上傳用戶：181992417
CPLD在USB20接口中的應(yīng)用，usb大家都用過吧，不用多說了吧。
標(biāo)簽： CPLD USB 20 接口
上傳用戶：lixqiang
數(shù)字信號處理在FPGA上實現(xiàn)的經(jīng)典教材，本書詳細(xì)介紹了數(shù)字信號處理的算法，以及其在FPGA上用硬件描述語言實現(xiàn)
標(biāo)簽： FPGA 數(shù)字信號處理 教材
上傳時間： 2013-09-01
上傳用戶：frank1234
在無線傳送領(lǐng)域,基于FPGA 的DDS 實現(xiàn)的幾種方式
標(biāo)簽： FPGA DDS 無線傳送 方式
上傳用戶：ttpay
詳細(xì)論述FPGA在軟件無線電技術(shù)實現(xiàn)系統(tǒng)中的應(yīng)用
標(biāo)簽： FPGA 軟件無線電 技術(shù)實現(xiàn) 中的應(yīng)用
上傳時間： 2013-09-02
上傳用戶：wsf950131
控制面板程序設(shè)計－在控制面板上加一個測試組件
標(biāo)簽： 控制 面板 程序設(shè)計 測試
上傳時間： 2013-09-03
上傳用戶：cuibaigao
CPLD的VerilogHDL總線代碼,在EPM7128SLC84-10+Quartus4平臺上運行通過.
標(biāo)簽： VerilogHDL Quartus CPLD 7128
上傳用戶：gaojiao1999
第一章 在Allegro 中準(zhǔn)備好進(jìn)行SI 仿真的PCB 板圖
標(biāo)簽： Allegro PCB 仿真
上傳時間： 2013-09-04
上傳用戶：戀天使569
大型設(shè)計中FPGA的多時鐘設(shè)計策略,很詳細(xì)的描述了在FPGA設(shè)計中時鐘設(shè)計的方法
標(biāo)簽： FPGA 大型 多時鐘 策略
上傳用戶：妄想演繹師
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
