cpld 在實際設(shè)計中的應(yīng)用。以及開發(fā)際例。
標(biāo)簽： cpld 中的應(yīng)用 開發(fā)實例
上傳時間： 2013-08-08
上傳用戶：sdq_123
在quartus開發(fā)環(huán)境下，用硬件描述語言來實現(xiàn)不同的邏輯算法
標(biāo)簽： quartus 開發(fā)環(huán)境
上傳用戶：二驅(qū)蚊器
SAR-GMTI_Range_Compression_Implementation_in_FPGAs\\r\\n\\r\\n在多FPGA陣列上實現(xiàn)SAR距離脈壓，超長點數(shù)脈壓的FPGA實現(xiàn)
標(biāo)簽： FPGA SAR 陣列 脈壓
上傳時間： 2013-08-09
上傳用戶：13160677563
Proteus仿真軟件在單片機(jī)設(shè)計中的應(yīng)用。
標(biāo)簽： Proteus 仿真軟件 中的應(yīng)用 單片機(jī)設(shè)計
上傳用戶：hsfei8
在Altera的FPGA開發(fā)板上運行第一個FPGA程序，以后我還會陸續(xù)發(fā)布這方面的代碼
標(biāo)簽： FPGA Altera 開發(fā)板 運行
上傳時間： 2013-08-10
上傳用戶：windwolf2000
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點
標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件
上傳時間： 2013-08-11
上傳用戶：hn891122
流水線技術(shù)在FPGA設(shè)計中的應(yīng)用 pdf\\r\\n
標(biāo)簽： FPGA 流水線技術(shù) 中的應(yīng)用
上傳用戶：lanjisu111
這樣就可以在FPGA內(nèi)實現(xiàn)雙口RAM了...
標(biāo)簽： FPGA RAM 雙口
上傳時間： 2013-08-12
上傳用戶：squershop
在FPGA上實現(xiàn)的出租車計價器VHDL源代碼\r\n能實現(xiàn)里程計價、誤時計價等功能
標(biāo)簽： FPGA VHDL 出租車計價器 源代碼
上傳時間： 2013-08-13
上傳用戶：18888888888
CPLD在斷路器在線監(jiān)測數(shù)據(jù)采集系統(tǒng)中的應(yīng)用研究
標(biāo)簽： CPLD 斷路器 在線監(jiān)測 中的應(yīng)用
上傳用戶：wuyuying
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
