隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現,在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統的穩定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-07-11
上傳用戶：lwwhust
低壓電力線通信(PLC)具有網絡分布廣、無需重新布線和維護方便等優點。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關噪聲和窄帶噪聲，因此在電力線通信系統中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現OFDM系統中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機進行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現的概率。本文重點研究了三種降低PAR的方法：即信號預畸變技術、信號非畸變技術和編碼技術。這三種方法各有優缺點，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統中較高PAR的弊病。本論文內容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術的發展歷程。第二章詳細介紹了OFDM的原理以及實現OFDM所采用的一些技術細節。第三章詳細介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結構以及方案中采用的卷積碼和交織的原理及設計。第四章詳細討論了編碼方案如何在FPGA上實現，包括可編程邏輯器件FPGA/CPLD的結構特點，開發流程，以及串口通信接口、編解碼器的FPGA設計。第五章詳細介紹了如何降低OFDM系統中的峰值平均功率比。最后，在第六章總結全文，并對課題中需要進一步完善的方面進行了探討。
上傳時間： 2013-04-24
上傳用戶：520
07電子設計大賽論文 2007年全國電子設計大賽論文（A~J題）
上傳時間： 2013-05-26
上傳用戶：qoovoop
DC/DC變換器的并聯技術是提高DC/DC變換器功率等級的有效途徑，而如何實現并聯模塊間輸出電流的平均分配是實現并聯的核心技術.目前的并聯均流技術多是在并聯模塊參數差異不大的情況下實現的，對于并聯系統在并聯模塊參數差異較大的極限情況下的穩態和暫態性能則很少涉及.該文著重對并聯系統在參數差異很大的條件下的工作情況進行了研究.首先利用基于狀態空間平均法的小信號分析對最大均流法的均流原理進行了分析，并對并聯系統的穩定性進行了討論.之后針對已有的均流方案的局限性提出了一種新的具有限流功能的三環控制均流策略.為了驗證所提出的方案的可行性，建立了MATLAB仿真平臺，利用模塊化仿真的思想進行了系統仿真，初步驗證了方案的合理性.最后搭建了實際的DC/DC并聯系統試驗平臺，對采用該方案的并聯系統的穩態和暫態性能進行了全面的考察，得到了令人滿意的結果，證明了具有限流功能的三環控制均流策略是切實可行的.
上傳時間： 2013-04-24
上傳用戶：lzm033
在無線通信系統中,信號在傳輸過程中由于多徑效應和信道帶寬的有限性以及信道特性的不完善性導致不可避免地產生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復發送序列.盲均衡器由于不需要訓練序列,僅利用接收信號的統計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領域研究的熱點課題.本課題采用已經取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復雜度小,便于實時實現,具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設計并實現基于Bussgang類型算法的盲均衡器的硬件系統.本文簡要介紹了Bussgang類型盲均衡算法中的判決引導LMS(DDLMS)和常模(CMA)兩種算法和FPGA設計流程.并詳細闡述了基于FPGA的信道盲均衡器的設計思想、設計結構和Verilog設計實現,以及分別給出了各個模塊的結構框圖以及驗證結果.本課題所設計和實現的信道盲均衡器,為電子設計自動化(EDA)技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-07-25
上傳用戶：cuibaigao
本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現,在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統的穩定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-05-28
上傳用戶：huyiming139
J-Link用戶手冊(中文)，是學習ARM開發的好東知。
上傳時間： 2013-04-24
上傳用戶：mingaili888
·[一些機器人方面的PDF].Introduction.to.Robotics,.Mechanics.and.Control.JOHN.J.CRAIG
標簽： Introduction Mechanics Robotics Control
上傳時間： 2013-06-08
上傳用戶：uuuuuuu
·馬達手冊—所有各種馬達均有闡述
標簽： 馬達
上傳時間： 2013-08-03
上傳用戶：gundamwzc
