隨著頻率合成理論和高速大規(guī)模集成電路的發(fā)展，信號(hào)發(fā)生器作為一類重要的儀器，在通信、檢測(cè)、導(dǎo)航等領(lǐng)域有著廣泛的應(yīng)用。特別是在高壓電力系統(tǒng)的檢測(cè)領(lǐng)域，常常需要模擬電網(wǎng)諧波的標(biāo)準(zhǔn)信號(hào)源對(duì)檢測(cè)設(shè)備的性能進(jìn)行校驗(yàn)，例如高壓電力線路的相位檢測(cè)，避雷器的性能檢測(cè)，用戶電能表的性能校驗(yàn)等。為此，本文圍繞一種新型的參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了研究和設(shè)計(jì)，課題得到了常州市科技攻關(guān)項(xiàng)目的資助。 本文首先論述了頻率合成技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，從頻域角度分析了理想?yún)?shù)和實(shí)際參數(shù)兩種情況下DDS的輸出頻譜。在此基礎(chǔ)上，詳細(xì)分析了引起輸出雜散的三個(gè)主要因素，并對(duì)DDS的雜散抑制方法進(jìn)行了仿真研究。最后對(duì)參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了軟硬件設(shè)計(jì)。 在系統(tǒng)設(shè)計(jì)的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發(fā)工具M(jìn)AX+PLUSⅡ并結(jié)合硬件描述語(yǔ)言VHDL設(shè)計(jì)了一種頻率、相位、幅度、諧波比例可調(diào)的諧波信號(hào)發(fā)生器。詳細(xì)闡述了該信號(hào)發(fā)生器的體系結(jié)構(gòu)，并進(jìn)行了軟硬件的設(shè)計(jì)和具體電路的實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的性能指標(biāo)均達(dá)到了設(shè)計(jì)要求，且具有使用簡(jiǎn)單、集成度高等特點(diǎn)。
標(biāo)簽： 諧波 信號(hào)發(fā)生器
上傳時(shí)間： 2013-05-20
上傳用戶：qulele
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個(gè)全面基于數(shù)字信號(hào)處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國(guó)Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國(guó)對(duì)該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實(shí)際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對(duì)差分跳頻進(jìn)行了研究，用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。而且設(shè)計(jì)中盡量采用軟件無(wú)線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)，用軟件編程來(lái)實(shí)現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計(jì)方法中解放出來(lái)。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識(shí)別的實(shí)現(xiàn)方案。在頻率合成中，著重對(duì)DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真，找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識(shí)別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識(shí)別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。 設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識(shí)別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，以便能夠在所有廠家的FPGA芯片中移植。
上傳時(shí)間： 2013-07-22
上傳用戶：yezhihao
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器，對(duì)于促進(jìn)我國(guó)航空、航天、國(guó)防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試，設(shè)計(jì)的信號(hào)發(fā)生器滿足要求，且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
標(biāo)簽： FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間： 2013-04-24
上傳用戶：qweqweqwe
在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù)，設(shè)計(jì)了具備高速信號(hào)處理能力的寬帶數(shù)字接收機(jī)平臺(tái)，并提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法，以及對(duì)這些方法的驗(yàn)證。具體來(lái)說就是如何利用單片的FPGA實(shí)現(xiàn)對(duì)雷達(dá)信號(hào)并行地實(shí)時(shí)檢測(cè)和參數(shù)估計(jì)。所做工作主要分為兩大部分： 1、適合于FPGA硬件實(shí)現(xiàn)的算法的確定及仿真：對(duì)A/D采樣信號(hào)采用自相關(guān)累加算法進(jìn)行信號(hào)檢測(cè)，利用信號(hào)的相關(guān)性和噪聲的獨(dú)立性提高信噪比，通過給出檢測(cè)門限來(lái)估計(jì)信號(hào)的起止點(diǎn)。對(duì)于常規(guī)信號(hào)的頻率估計(jì)，采用Rife算法。通過Matlab仿真，表明上述算法在運(yùn)算量和精度方面均有良好性能，適合用作FPGA硬件實(shí)現(xiàn)。 2、算法的FPGA硬件實(shí)現(xiàn)：針對(duì)原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算，考慮到FPGA并行處理的特點(diǎn)，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發(fā)平臺(tái)完成設(shè)計(jì)，系統(tǒng)測(cè)試結(jié)果表明，本設(shè)計(jì)能正常工作，滿足系統(tǒng)設(shè)計(jì)要求。 文章的最后，結(jié)合系統(tǒng)設(shè)計(jì)給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問題展開討論。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-25
上傳用戶：songnanhua
隨著科學(xué)技術(shù)的不斷發(fā)展，視頻圖像處理的應(yīng)用越來(lái)越廣泛，各種圖像處理算法日趨成熟，相關(guān)的硬件技術(shù)更是不斷推陳出新?，F(xiàn)代大規(guī)模集成電路VLSI技術(shù)的迅猛發(fā)展為視頻圖像處理技術(shù)提供了硬件基礎(chǔ)。其中，現(xiàn)場(chǎng)可編程門陣列FPGA用于嵌入式視頻圖像處理有其獨(dú)特優(yōu)勢(shì)。FPGA高性能、高集成度、低功耗的特點(diǎn)不僅使其具備高速CPU的性能，而且其可編程性使得設(shè)計(jì)者可以方便的通過對(duì)邏輯結(jié)構(gòu)的修改和配置，完成對(duì)系統(tǒng)的升級(jí)。 本文根據(jù)FPGA的并行處理特點(diǎn)，以及其在實(shí)時(shí)圖像處理方面的優(yōu)勢(shì)，進(jìn)行了基于FPGA的全景圖像處理系統(tǒng)的設(shè)計(jì)。在設(shè)計(jì)過程中，廣泛查閱了相關(guān)資料，通過分析系統(tǒng)的功能，進(jìn)行具體器件的選型，最后確定紅色颶風(fēng)Ⅱ代開發(fā)板及其擴(kuò)展板作為本系統(tǒng)的硬件開發(fā)平臺(tái)。然后通過編寫相應(yīng)的驅(qū)動(dòng)程序(I2C總線控制器、SDRAM控制器)，應(yīng)用程序(視頻數(shù)據(jù)接收與存儲(chǔ)邏輯模塊)，實(shí)現(xiàn)系統(tǒng)圖像采集、存儲(chǔ)的功能。本文的所有邏輯模塊均采用Verilog HDL語(yǔ)言進(jìn)行描述設(shè)計(jì)。 本文最后對(duì)系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證，系統(tǒng)達(dá)到了圖像實(shí)時(shí)采集、存儲(chǔ)的功能，能進(jìn)行正確可靠的工作。該系統(tǒng)為后續(xù)的圖像處理打下了堅(jiān)實(shí)的基礎(chǔ)，同時(shí)整個(gè)系統(tǒng)的邏輯模塊資源消耗只占FPGA(EP1C12)的百分之幾，剩余資源還可以來(lái)用作一些硬件算法。
標(biāo)簽： FPGA 全景圖像 處理系統(tǒng)
上傳時(shí)間： 2013-07-02
上傳用戶：lh25584
《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門核心課程。但是它涉及的知識(shí)面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲(chǔ)系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時(shí)，普遍覺得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)，學(xué)生通過實(shí)驗(yàn)環(huán)節(jié)，可以進(jìn)一步融會(huì)貫通學(xué)習(xí)內(nèi)容，掌握計(jì)算機(jī)各模塊的工作原理，相互關(guān)系的來(lái)龍去脈。 為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實(shí)驗(yàn)成本，我們采用FPGA芯片技術(shù)來(lái)徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺(tái)。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語(yǔ)言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念，使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡(jiǎn)易和方便，而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡?。?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU，但首先，學(xué)生必須知道CPU的各個(gè)功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺(tái)，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫(kù)及主要邏輯功能，并設(shè)計(jì)出一套實(shí)驗(yàn)。 本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計(jì)算，存儲(chǔ)，I/O操作等均可由VHDL來(lái)實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等，這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實(shí)驗(yàn)實(shí)際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺(tái)，這樣既不會(huì)讓學(xué)生花太多的時(shí)間在畫電路圖上，又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺(tái)，即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求，規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯，通過把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺(tái)。 其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì)，如何運(yùn)用VHDL技術(shù)來(lái)依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語(yǔ)言作為一種國(guó)際標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，自1987年獲得IEEE批準(zhǔn)以來(lái)，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國(guó)際知名電子設(shè)計(jì)自動(dòng)化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次，論文針對(duì)實(shí)驗(yàn)平臺(tái)中遇到的較為棘手的多流水線等問題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件，實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計(jì)，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識(shí)或技能，因?yàn)閷?shí)驗(yàn)是在編寫VHDL代碼的前提下完成的。 本文在基于實(shí)驗(yàn)室的環(huán)境下，基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺(tái)方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測(cè)試和部分性能方面的分析。本論文的研究，為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對(duì)FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。
標(biāo)簽： 計(jì)算機(jī)組成 實(shí)驗(yàn)
上傳時(shí)間： 2013-04-24
上傳用戶：小強(qiáng)mmmm
隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場(chǎng)可編程器件的出現(xiàn)，為滿足實(shí)時(shí)處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實(shí)時(shí)電路重構(gòu)技術(shù)，在運(yùn)行時(shí)根據(jù)需要，動(dòng)態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達(dá)到的高速度和高效率，又能像軟件那樣靈活可變，易于升級(jí)，從而形成可重構(gòu)系統(tǒng)。可重構(gòu)系統(tǒng)的關(guān)鍵在于電路結(jié)構(gòu)可以動(dòng)態(tài)改變，這就需要有合適的可編程邏輯器件作為系統(tǒng)的核心部件來(lái)實(shí)現(xiàn)這一功能。 論文利用可重構(gòu)技術(shù)和“FD-ARM7TDMLCSOC”實(shí)驗(yàn)板的可編程資源實(shí)現(xiàn)了一個(gè)8位微程序控制的“實(shí)驗(yàn)CPU”，將“實(shí)驗(yàn)CPU”與實(shí)驗(yàn)板上的ARMCPU構(gòu)成雙內(nèi)核CPU系統(tǒng)，并對(duì)雙內(nèi)核CPU系統(tǒng)的工作方式和體系結(jié)構(gòu)進(jìn)行了初步研究。 首先，文章研究了8位微程序控制CPU的開發(fā)實(shí)現(xiàn)。通過設(shè)計(jì)實(shí)驗(yàn)CPU的系統(tǒng)邏輯圖，來(lái)確定該CPU的指令系統(tǒng)，并給出指令的執(zhí)行流程以及指令編碼?！皩?shí)驗(yàn)CPU”采用的是微程序控制器的方式來(lái)進(jìn)行控制，因此進(jìn)行了微程序控制器的設(shè)計(jì)，即微指令編碼的設(shè)計(jì)和微程序編碼的設(shè)計(jì)。為利用可編程資源實(shí)現(xiàn)該“實(shí)驗(yàn)CPU”，需對(duì)“實(shí)驗(yàn)CPU”進(jìn)行VHDL描述。 其次，文章進(jìn)行了“實(shí)驗(yàn)CPU”綜合下載與開發(fā)。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發(fā)工具。將“實(shí)驗(yàn)CPU”的VHDL描述進(jìn)行綜合以及下載，與實(shí)驗(yàn)箱上的ARMCPU構(gòu)成雙內(nèi)核CPU，實(shí)現(xiàn)了基于可重構(gòu)技術(shù)的雙內(nèi)核CPU的系統(tǒng)。根據(jù)實(shí)驗(yàn)板的具體環(huán)境，文章對(duì)雙內(nèi)核CPU系統(tǒng)存在的關(guān)鍵問題，如“實(shí)驗(yàn)CPU”的內(nèi)存讀寫問題、微程序控制器的實(shí)現(xiàn)，以及“實(shí)驗(yàn)CPU'’框架等進(jìn)行了改進(jìn)，并通過在開發(fā)工具中添加控制模塊和驅(qū)動(dòng)程序來(lái)實(shí)現(xiàn)系統(tǒng)工作方式的控制。 最后，文章對(duì)雙核CPU系統(tǒng)進(jìn)行了功能分析。經(jīng)分析，該系統(tǒng)中兩個(gè)CPU內(nèi)核均可正常運(yùn)行指令、執(zhí)行任務(wù)。利用實(shí)驗(yàn)板上的ARMCPU監(jiān)視用“實(shí)驗(yàn)CPU”的工作情況，如模擬“實(shí)驗(yàn)CPU”的內(nèi)存，實(shí)現(xiàn)機(jī)器碼運(yùn)行，通過串行口發(fā)送的指令來(lái)完成單步運(yùn)行、連續(xù)運(yùn)行、停止、“實(shí)驗(yàn)CPU"指令文件傳送、“實(shí)驗(yàn)CPU"內(nèi)存修改、內(nèi)存察看等工作，所有結(jié)果可顯示在超級(jí)終端上。該系統(tǒng)通過利用ARMCPU來(lái)監(jiān)控可重構(gòu)CPU，研究雙核CPU之間的通信，嘗試新的體系結(jié)構(gòu)。
上傳時(shí)間： 2013-04-24
上傳用戶：royzhangsz
現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種現(xiàn)場(chǎng)可編程專用集成電路，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場(chǎng)可編程的特性結(jié)合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應(yīng)用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準(zhǔn)確性也變得更高。因此，對(duì)FPGA器件的故障測(cè)試和故障診斷方法進(jìn)行更全面的研究具有重要意義。隨著FPGA器件的迅速發(fā)展，F(xiàn)PGA的密度和復(fù)雜程度也越來(lái)越高，使大量的故障難以使用傳統(tǒng)方法進(jìn)行測(cè)試，所以人們把視線轉(zhuǎn)向了可測(cè)性設(shè)計(jì)(DFT)問題。可測(cè)性設(shè)計(jì)的提出為解決測(cè)試問題開辟了新的有效途徑，而邊界掃描測(cè)試方法是其中一個(gè)重要的技術(shù)。 本文對(duì)FPGA的故障模型及其測(cè)試技術(shù)和邊界掃描測(cè)試的相關(guān)理論與方法進(jìn)行了詳細(xì)的探討，給出了利用布爾矩陣?yán)碚摻⒌倪吔鐠呙铚y(cè)試過程的數(shù)學(xué)描述和數(shù)學(xué)模型。論文中首先討論邊界掃描測(cè)試中的測(cè)試優(yōu)化問題，總結(jié)解決兩類優(yōu)化問題的現(xiàn)有算法，分別對(duì)它們的優(yōu)缺點(diǎn)進(jìn)行了對(duì)比，進(jìn)而提出對(duì)兩種現(xiàn)有算法的改進(jìn)思想，并且比較了改進(jìn)前后優(yōu)化算法的性能。另外，本文還對(duì)FPGA連線資源中基于邊界掃描測(cè)試技術(shù)的自適應(yīng)完備診斷算法進(jìn)行了深入研究。在研究過程中，本文基于自適應(yīng)完備診斷的思想對(duì)原有自適應(yīng)診斷算法的性能進(jìn)行了分析，并將獨(dú)立測(cè)試集和測(cè)試矩陣的概念引入原有自適應(yīng)診斷算法中，使改進(jìn)后的優(yōu)化算法能夠簡(jiǎn)化原算法的實(shí)現(xiàn)過程，并實(shí)現(xiàn)完備診斷的目標(biāo)。最后利用測(cè)試仿真模型證明了優(yōu)化算法能夠更有效地實(shí)現(xiàn)完備診斷的目標(biāo)，在緊湊性指標(biāo)與測(cè)試復(fù)雜性方面比現(xiàn)在算法均有所改進(jìn)，實(shí)現(xiàn)了算法的優(yōu)化。
標(biāo)簽： FPGA 可測(cè)性設(shè)計(jì) 方法研究
上傳時(shí)間： 2013-06-30
上傳用戶：不挑食的老鼠
隨著國(guó)民經(jīng)濟(jì)的發(fā)展和社會(huì)的進(jìn)步，人們?cè)絹?lái)越需要便捷的交通工具，從而促進(jìn)了汽車工業(yè)的發(fā)展，同時(shí)汽車發(fā)動(dòng)機(jī)檢測(cè)維修等相關(guān)行業(yè)也發(fā)展起來(lái)。在汽車發(fā)動(dòng)機(jī)檢測(cè)維修中，發(fā)動(dòng)機(jī)電腦(Electronic Control．Unit-ECU)檢測(cè)維修是其中最關(guān)鍵的部分。發(fā)動(dòng)機(jī)電腦根據(jù)發(fā)動(dòng)機(jī)的曲軸或凸輪軸傳感器信號(hào)控制發(fā)動(dòng)機(jī)的噴油、點(diǎn)火和排氣。所以，維修發(fā)動(dòng)機(jī)電腦時(shí)，必須對(duì)其施加正確的信號(hào)。目前，許多發(fā)動(dòng)機(jī)的曲軸和凸輪軸傳感器信號(hào)已不再是正弦波和方波等傳統(tǒng)信號(hào)，而是多種復(fù)雜波形信號(hào)。為了能夠提供這種信號(hào)，本文研究并設(shè)計(jì)了一種能夠產(chǎn)生復(fù)雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據(jù)直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設(shè)計(jì)現(xiàn)場(chǎng)可編程門陣列(FPGA)的方案實(shí)現(xiàn)頻率合成，擴(kuò)展數(shù)據(jù)存儲(chǔ)器存儲(chǔ)波形的量化幅值(波形數(shù)據(jù))，在微控制單元(MCU)的控制與協(xié)調(diào)下輸出頻率和相位均可調(diào)的信號(hào)。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設(shè)計(jì)中采用FPGA芯片EPF10K10QC208-4實(shí)現(xiàn)DDFS的硬件算法。波形調(diào)整及濾波由兩級(jí)放大電路來(lái)完成：第一級(jí)對(duì)D/A輸出信號(hào)進(jìn)行調(diào)整；第二級(jí)完成信號(hào)濾波及信號(hào)幅值和偏移量的調(diào)節(jié)。電源模塊利用三端集成穩(wěn)壓器進(jìn)行電壓值變換，利用極性轉(zhuǎn)換芯片ICL7660實(shí)現(xiàn)正負(fù)極性轉(zhuǎn)換。 該任意波形發(fā)生器與通用模擬信號(hào)源相比具有：輸出頻率誤差小，分辨率高，可產(chǎn)生任意波形，成本低，體積小，使用方便，工作穩(wěn)定等優(yōu)點(diǎn)，十分適合汽車維修行業(yè)使用，具有較好的市場(chǎng)前景。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：KIM66
隨著數(shù)字技術(shù)的高速發(fā)展，越來(lái)越多的針對(duì)數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場(chǎng)。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測(cè)試設(shè)備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號(hào)源都存在不同的缺點(diǎn)，如測(cè)試圖像種類太少、沒有動(dòng)態(tài)測(cè)試源、缺乏專用測(cè)試信號(hào)等。為有效克服這些缺陷，作者設(shè)計(jì)并開發(fā)了一套基于FPGA的數(shù)字視頻信號(hào)發(fā)生器。整個(gè)系統(tǒng)包括硬件平臺(tái)和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺(tái)本身即為獨(dú)立的信號(hào)發(fā)生器，可以生成多種測(cè)試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實(shí)現(xiàn)硬件平臺(tái)從PC機(jī)接收各種靜態(tài)測(cè)試圖像、動(dòng)態(tài)測(cè)試序列，不斷更新測(cè)試圖像庫(kù)。整個(gè)系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號(hào)輸出，同時(shí)操作靈活、方便，易于升級(jí)更新。 在系統(tǒng)的開發(fā)過程中，使用了多種硬件、軟件開發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個(gè)系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外，作者還研究并設(shè)計(jì)了一種針對(duì)H.264編解碼器壓縮損傷的測(cè)試信號(hào)。評(píng)估一個(gè)編碼器的性能可采用主觀評(píng)價(jià)或客觀評(píng)價(jià)兩種方法。其中主觀評(píng)價(jià)最為直接、有效。本文在依托主觀評(píng)價(jià)方法的基礎(chǔ)上，結(jié)合客觀參數(shù)的指導(dǎo)性，研究并設(shè)計(jì)一種通過人眼就可以方便的觀測(cè)到實(shí)際存在的壓縮損傷的測(cè)試信號(hào)，以達(dá)到直接對(duì)編解碼器性能進(jìn)行比較的目的。
標(biāo)簽： FPGA 數(shù)字視頻 信號(hào)發(fā)生器
上傳時(shí)間： 2013-07-19
上傳用戶：cxl274287265
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
