視頻監(jiān)控以其直觀方便、準(zhǔn)確、信息內(nèi)容豐富而廣泛應(yīng)用于許多場(chǎng)合，已經(jīng)滲透到交通、城市治安、國(guó)防等多種領(lǐng)域，甚至家庭安防，在人們的日常生活中扮演著越來(lái)越重要的作用。 由于傳統(tǒng)的視頻監(jiān)控系統(tǒng)存在著結(jié)構(gòu)復(fù)雜、穩(wěn)定性可靠性不高、價(jià)格昂貴而且傳輸距離明顯受限的缺點(diǎn)。近年來(lái)，隨著計(jì)算機(jī)、網(wǎng)絡(luò)、電子與通信、圖像處理等技術(shù)的飛速發(fā)展，嵌入式網(wǎng)絡(luò)視頻監(jiān)控技術(shù)應(yīng)用而生。 本文針對(duì)視頻監(jiān)控系統(tǒng)的實(shí)際需求，結(jié)合嵌入式技術(shù)、圖像處理技術(shù)和網(wǎng)絡(luò)技術(shù)，設(shè)計(jì)并實(shí)現(xiàn)了一種實(shí)時(shí)性好、可靠性高、成本低的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)。該系統(tǒng)以ARM9微處理器作為硬件平臺(tái)，以具有開(kāi)發(fā)資源豐富、免費(fèi)等優(yōu)勢(shì)的Linux操作系統(tǒng)作為軟件開(kāi)發(fā)平臺(tái)。該系統(tǒng)采用以太網(wǎng)作為網(wǎng)絡(luò)傳輸介質(zhì)，并使用TCP/IP網(wǎng)絡(luò)協(xié)議。視頻數(shù)據(jù)的傳輸協(xié)議選擇了支持組播技術(shù)的RTP/RTCP傳輸協(xié)議，客戶(hù)端在Linux下實(shí)現(xiàn)了基于SDL庫(kù)視頻顯示。 論文首先描述了嵌入式系統(tǒng)與視頻監(jiān)控技術(shù)的發(fā)展及相關(guān)技術(shù)，分析了國(guó)內(nèi)外視頻監(jiān)控系統(tǒng)的現(xiàn)狀和發(fā)展趨勢(shì)，對(duì)視頻監(jiān)控系統(tǒng)研究的背景和意義進(jìn)行了闡述，并討論了幾種常見(jiàn)的視頻監(jiān)控解決方案，對(duì)幾種目前流行的視頻壓縮算法進(jìn)行了對(duì)比；然后，提出了嵌入式視頻監(jiān)控系統(tǒng)的軟、硬件總體架構(gòu)，并逐步對(duì)硬件平臺(tái)和軟件模塊設(shè)計(jì)進(jìn)行了選擇和細(xì)化。其中，硬件平臺(tái)根據(jù)視頻數(shù)據(jù)采集以及處理需要選擇了攝像頭和存儲(chǔ)器；軟件設(shè)計(jì)中，首先完成了嵌入式系統(tǒng)的交叉開(kāi)發(fā)環(huán)境搭建，針對(duì)ARM-Linux特性，完成了在開(kāi)發(fā)板上操作系統(tǒng)和文件系統(tǒng)等移植，最后完成了Linux下V4L視頻采集、JPEG圖像壓縮、RTP/RTCP網(wǎng)絡(luò)傳輸、SDL庫(kù)視頻顯示以及avi格式視頻文件保存等。 此外，對(duì)系統(tǒng)構(gòu)建過(guò)程中所用到的某些關(guān)鍵技木進(jìn)行了較為詳盡的探討和研究，這對(duì)于從事相關(guān)科研工作的同仁們具有一定的參考價(jià)值。
標(biāo)簽： ARM 嵌入式 網(wǎng)絡(luò)視頻監(jiān)控 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：emouse
隨著現(xiàn)代計(jì)算機(jī)技術(shù)和互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)成為了當(dāng)前信息行業(yè)最熱門(mén)的焦點(diǎn)之一。ARM以其高性能低功耗的特點(diǎn)成為目前主流的32位嵌入式處理器而在數(shù)碼產(chǎn)品中廣泛使用，隨著數(shù)碼相機(jī)的普及，數(shù)碼相框產(chǎn)品得到推廣，數(shù)碼相框通過(guò)一個(gè)液晶的屏幕顯示數(shù)碼照片而非紙質(zhì)照片，數(shù)碼相框比普通相框更靈活多變，也給現(xiàn)在日益使用的數(shù)碼相片一個(gè)新的展示空間。在嵌入式操作系統(tǒng)方面，uC/OS—Ⅱ憑借其小內(nèi)核、多任務(wù)、豐富的系統(tǒng)服務(wù)、容易使用以及源碼公開(kāi)等特點(diǎn)被嵌入式系統(tǒng)開(kāi)發(fā)者廣泛用在各種嵌入式設(shè)備開(kāi)發(fā)中。uC/FS嵌入式文件系統(tǒng)由于穩(wěn)定性，可移植性以及與uC/OS—Ⅱ內(nèi)核的相兼容被廣泛用在基于uC/OS—Ⅱ的嵌入式系統(tǒng)開(kāi)發(fā)中。NAND Flash存儲(chǔ)器由于其大容量數(shù)據(jù)存儲(chǔ)、高速存取速度、易于擦除和重寫(xiě)、功耗小等特點(diǎn)被廣泛應(yīng)用于便攜式電子設(shè)備的數(shù)據(jù)存儲(chǔ)、嵌入式系統(tǒng)的程序存儲(chǔ)載體中。 本論文的硬件工作平臺(tái)是艾科公司研發(fā)的數(shù)碼相框芯片方案ARK1600，該平臺(tái)集成了嵌入式系統(tǒng)設(shè)計(jì)所需的相關(guān)硬件模塊。本論文的主要設(shè)計(jì)目標(biāo)是在該平臺(tái)上實(shí)現(xiàn)NAND Flash存儲(chǔ)設(shè)備驅(qū)動(dòng)的系統(tǒng)級(jí)方案，即在ARK1600平臺(tái)上通過(guò)構(gòu)建uC/OS—Ⅱ操作系統(tǒng)以及uC/FS文件系統(tǒng)來(lái)實(shí)現(xiàn)NAND Flash設(shè)備驅(qū)動(dòng)掛接。本論文是在Windows環(huán)境下通過(guò)ARM ADS實(shí)現(xiàn)代碼的編譯，通過(guò)Multi—ICE進(jìn)行前期調(diào)試以及USB—Debug進(jìn)行后期的系統(tǒng)整合調(diào)試。 本論文的主要研究工作具體涉及以下三個(gè)的方面：首先研究了ARM相關(guān)構(gòu)架以及uC/OS—Ⅱ操作系統(tǒng)的特點(diǎn)，并在此基礎(chǔ)上移植uC/OS—Ⅱ操作系統(tǒng)到ARK1600平臺(tái)，分析ARK1600硬件體系結(jié)構(gòu)的基礎(chǔ)上詳細(xì)分析了BootLoader的相關(guān)概念，并重點(diǎn)闡述了NAND BootLoader程序設(shè)計(jì)與實(shí)現(xiàn)過(guò)程；其次在文件系統(tǒng)方面，本論文成功移植uC/FS嵌入式文件系統(tǒng)到ARK1600平臺(tái)，在移植的過(guò)程中采用了動(dòng)態(tài)文件緩沖區(qū)算法提高了該文件系統(tǒng)的數(shù)據(jù)傳輸效率；最后重點(diǎn)討論了NAND Flash驅(qū)動(dòng)在ARK1600的實(shí)現(xiàn)，主要分析了NAND Flash的數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)，并從物理層，邏輯層和文件系統(tǒng)接口層三個(gè)方面具體分析了NAND Flash驅(qū)動(dòng)程序的實(shí)現(xiàn)，并在NAND Flash邏輯層驅(qū)動(dòng)實(shí)現(xiàn)時(shí)通過(guò)采用壞塊處理表算法實(shí)現(xiàn)了NAND的磨損均衡問(wèn)題。
上傳時(shí)間： 2013-07-31
上傳用戶(hù)：xcy122677
2000年10月2日，美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長(zhǎng)一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國(guó)內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開(kāi)發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問(wèn)題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長(zhǎng)度為128比特、192比特以及256比特三種模式下的AES算法加、解密過(guò)程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開(kāi)發(fā)工具進(jìn)行代碼的編寫(xiě)工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果； 4．和其他類(lèi)似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢(shì)。
上傳時(shí)間： 2013-05-25
上傳用戶(hù)：wcl168881111111
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國(guó)防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過(guò)分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來(lái)完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來(lái)阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問(wèn)題。 論文通過(guò)對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶(hù)可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專(zhuān)用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來(lái)實(shí)現(xiàn)。系統(tǒng)可以通過(guò)鍵盤(pán)預(yù)置門(mén)控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿(mǎn)足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：dapangxie
在無(wú)線通信系統(tǒng)中,信號(hào)在傳輸過(guò)程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來(lái)的信號(hào)畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號(hào)的統(tǒng)計(jì)特性就能對(duì)信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來(lái)通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類(lèi)盲均衡算法,主要因?yàn)樗挠?jì)算復(fù)雜度小,便于實(shí)時(shí)實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用Verilog HDL(Hardware Description Language)語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)基于Bussgang類(lèi)型算法的盲均衡器的硬件系統(tǒng).本文簡(jiǎn)要介紹了Bussgang類(lèi)型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計(jì)流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn),以及分別給出了各個(gè)模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
上傳時(shí)間： 2013-07-25
上傳用戶(hù)：cuibaigao
本文主要介紹了基于FPGA的無(wú)線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過(guò)程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語(yǔ)言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語(yǔ)言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿(mǎn)足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
標(biāo)簽： FPGA 無(wú)線信道 仿真 均衡器
上傳時(shí)間： 2013-05-28
上傳用戶(hù)：huyiming139
我國(guó)經(jīng)濟(jì)的快速發(fā)展促進(jìn)各行業(yè)對(duì)電力需求的飛速增長(zhǎng)，電力需求側(cè)管理隨著電力系統(tǒng)管理的自動(dòng)化而不斷發(fā)展起來(lái)。用電現(xiàn)場(chǎng)負(fù)荷監(jiān)控終端是電力需求側(cè)管理的一個(gè)重要組成部分，它為有效利用能源、合理分配能源，鼓勵(lì)用戶(hù)均衡用電，實(shí)現(xiàn)電力需求側(cè)科學(xué)管理提供了技術(shù)基礎(chǔ)。 負(fù)荷監(jiān)控終端利用微電子技術(shù)、電力電子技術(shù)和傳感器技術(shù)對(duì)用電現(xiàn)場(chǎng)的各種電能參數(shù)進(jìn)行采集和全方位監(jiān)控，在電力需求側(cè)管理中承擔(dān)著重要角色。它為電力管理部門(mén)和用電企業(yè)間搭起了信息橋梁，不僅實(shí)時(shí)提供企業(yè)用電的各種信息，而且能夠及時(shí)執(zhí)行電力管理部門(mén)的遠(yuǎn)程命令，實(shí)現(xiàn)遠(yuǎn)程操作。電力管理部門(mén)向終端安排合理的用電方案，能夠?qū)ζ髽I(yè)的用電實(shí)現(xiàn)宏觀調(diào)控，這對(duì)企業(yè)的長(zhǎng)足發(fā)展和電力管理部門(mén)的合理調(diào)度電能有很好的推動(dòng)作用。因此對(duì)負(fù)荷監(jiān)控終端的研究具有重大的現(xiàn)實(shí)意義。 論文對(duì)目前國(guó)內(nèi)外的負(fù)荷監(jiān)控終端在的發(fā)展現(xiàn)狀進(jìn)行了概述，分析了負(fù)荷監(jiān)控終端在國(guó)內(nèi)的電力負(fù)荷管理技術(shù)中的地位和作用，以及當(dāng)前負(fù)荷監(jiān)控終端系統(tǒng)的技術(shù)水平和實(shí)現(xiàn)方法，在研究了終端設(shè)計(jì)多項(xiàng)技術(shù)的基礎(chǔ)上，結(jié)合工程項(xiàng)目的要求對(duì)微處理器和操作系統(tǒng)進(jìn)行了具體選型，設(shè)計(jì)了一種基于ARM 和μC/OS-Ⅱ的配變監(jiān)控終端，在基于ARM技術(shù)的LPC2124 微處理器和外圍接口芯片上，進(jìn)行了終端系統(tǒng)的設(shè)計(jì)；實(shí)現(xiàn)了μCOS-Ⅱ在LPC2124MCU 上的移植；編寫(xiě)了基于μC/OS-Ⅱ的API 接口函數(shù)和底層硬件驅(qū)動(dòng)程序；采用多任務(wù)按優(yōu)先權(quán)調(diào)度的方式解決了任務(wù)處理的實(shí)時(shí)性，克服了傳統(tǒng)前后臺(tái)軟件在復(fù)雜的監(jiān)控終端設(shè)計(jì)中實(shí)時(shí)性差的弊端，實(shí)踐證明用這種設(shè)計(jì)思想制作的配變監(jiān)控終端能較好地滿(mǎn)足工程應(yīng)用實(shí)際需要。
標(biāo)簽： ARM 遠(yuǎn)程 配變監(jiān)控
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：小碼農(nóng)lz
常模信號(hào)是一類(lèi)非常重要的信號(hào)，而專(zhuān)門(mén)應(yīng)用于常模信號(hào)的常模算法[1]具有復(fù)雜度較低、實(shí)現(xiàn)起來(lái)比較簡(jiǎn)單、對(duì)陣列模型的偏差不敏感等顯著的優(yōu)點(diǎn)。因此，常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來(lái)，常模算法在多用戶(hù)檢測(cè)領(lǐng)域[2]的研究越來(lái)越受到諸多學(xué)者的關(guān)注。不僅如此，常模算法在其他領(lǐng)域也是備受矚目，如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點(diǎn)。除此之外，常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號(hào)，也可應(yīng)用于多模信號(hào)[3]等。 本文對(duì)常模算法在多用戶(hù)檢測(cè)領(lǐng)域的應(yīng)用以及FPGA[4]實(shí)現(xiàn)作了較多的研究工作，共分六章進(jìn)行闡述。第一章為緒論，介紹了論文相關(guān)背景和本文的結(jié)構(gòu)；第二章首先對(duì)常模算法作了理論分析，并改進(jìn)了傳統(tǒng)的2-2型常模算法，我們稱(chēng)之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺(tái)上搭建了仿真平臺(tái)，分析了常模算法在多用戶(hù)檢測(cè)中的應(yīng)用；第三章研究了相關(guān)文獻(xiàn)，簡(jiǎn)單介紹了FPGA概念及其設(shè)計(jì)流程和設(shè)計(jì)方法，并對(duì)VerilogHDL以及Quartus軟件做了簡(jiǎn)要介紹；第四章則詳細(xì)介紹了常模算法的FPGA實(shí)現(xiàn)，用一種基于統(tǒng)計(jì)數(shù)據(jù)的方法確定了數(shù)據(jù)位長(zhǎng)及精度，提出了其實(shí)現(xiàn)的系統(tǒng)框圖，并詳細(xì)闡述了各主要模塊的設(shè)計(jì)與實(shí)現(xiàn)，同時(shí)給出了最后的報(bào)告文件以及最高數(shù)據(jù)處理速度；第五章則在MATLAB平臺(tái)和QuartuslI的基礎(chǔ)上搭建了一個(gè)仿真平臺(tái)，借助于平臺(tái)分析了2-2型常模算法移植到FPGA平臺(tái)后的性能，對(duì)不同的精度對(duì)系統(tǒng)性能的影響做了討論，也統(tǒng)計(jì)了不同信噪比、多址干擾下的誤碼率性能。最后一章是對(duì)全文的總結(jié)和對(duì)未來(lái)的展望。
上傳時(shí)間： 2013-06-23
上傳用戶(hù)：hzy5825468
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場(chǎng)合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn)，針對(duì)這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案，并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性?xún)r(jià)比高的特點(diǎn)。具體研究?jī)?nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動(dòng)電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能，進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對(duì)數(shù)據(jù)進(jìn)行處理，設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過(guò)發(fā)送和接收電路的共同作用，能夠完成標(biāo)清數(shù)字視頻信號(hào)的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號(hào)傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：標(biāo)點(diǎn)符號(hào)
軟件無(wú)線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過(guò)降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理，其性能的優(yōu)劣將對(duì)整個(gè)軟件無(wú)線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專(zhuān)用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)，但價(jià)格昂貴，靈活性不強(qiáng)，不能充分體現(xiàn)軟件無(wú)線電的優(yōu)勢(shì)。FPGA工藝發(fā)展迅速，處理能力大大增強(qiáng)，相對(duì)于ASIC、DSP來(lái)說(shuō)具有吞吐量高、開(kāi)發(fā)周期短、可實(shí)現(xiàn)在線重構(gòu)等諸多優(yōu)勢(shì)。正因?yàn)檫@些優(yōu)點(diǎn)，使得FPGA在軟件無(wú)線電的研究和開(kāi)發(fā)中起著越來(lái)越重要的作用。 本次設(shè)計(jì)的目標(biāo)是在一塊FPGA芯片上實(shí)現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對(duì)軟件無(wú)線電數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析，重點(diǎn)完成了其主要模塊的設(shè)計(jì)和仿真以及初步的系統(tǒng)級(jí)驗(yàn)證。 論文首先對(duì)軟件無(wú)線電數(shù)字下變頻的國(guó)內(nèi)外現(xiàn)狀進(jìn)行了分析，然后對(duì)FPGA實(shí)現(xiàn)數(shù)字下變頻設(shè)計(jì)的優(yōu)勢(shì)作了闡述。在對(duì)軟件無(wú)線電理論基礎(chǔ)、數(shù)字信號(hào)處理的相關(guān)知識(shí)深入研究的基礎(chǔ)上重點(diǎn)研究軟件無(wú)線電數(shù)字下變頻技術(shù)。對(duì)數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實(shí)現(xiàn)方法進(jìn)行深入研究，在：MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對(duì)部分模塊建立數(shù)學(xué)模型并仿真、對(duì)模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問(wèn)的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過(guò)使用編寫(xiě)'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個(gè)模塊的設(shè)計(jì)并完成仿真和調(diào)試。結(jié)果表明設(shè)計(jì)的思想和結(jié)構(gòu)是正確的，在下一步工作中主要完成系統(tǒng)的板級(jí)調(diào)試。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：隱界最新
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
