中文字幕av不卡,一区二区三区久久,激情五月激情综合网

基于<b>Eb</b>的不連續(xù)伽遼金

基于ARM與CPLD的大圓機(jī)控制系統(tǒng)的設(shè)計

大圓機(jī)是一種涉及到計算機(jī)、機(jī)械、電子、控制等諸多領(lǐng)域，比較復(fù)雜的典型機(jī)電一體化產(chǎn)品。近幾年來，伴隨著我國針織行業(yè)的快速發(fā)展，大圓機(jī)的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機(jī)控制系統(tǒng)已經(jīng)無法滿足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價比在工控領(lǐng)域有著廣闊的應(yīng)用前景。近幾年，隨著嵌入式技術(shù)的發(fā)展，對人機(jī)界面的要求越來越高，友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實現(xiàn)快速開發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應(yīng)用程序的開發(fā)。因此已經(jīng)被越來越多的領(lǐng)域所采用。本文在對大圓機(jī)系統(tǒng)的功能和控制要求進(jìn)行分析的基礎(chǔ)上，提出了一個以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機(jī)控制系統(tǒng)解決方案。此方案中的硬件平臺由主CPU核心應(yīng)用系統(tǒng)電路、人機(jī)交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機(jī)交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問題，采用了CPLD作為協(xié)處理器，進(jìn)行外圍擴(kuò)展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動程序、人機(jī)界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動,程序下載到RAM執(zhí)行和燒寫到Flash存儲器等功能,而人機(jī)界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動程序?qū)崿F(xiàn)了對于大圓機(jī)系統(tǒng)的控制。與傳統(tǒng)的基于MCU或工控機(jī)的大圓機(jī)控制系統(tǒng)相比，基于此設(shè)計方案實現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點，具有較大的實用價值和廣闊的應(yīng)用前景。

標(biāo)簽： CPLD ARM 控制系統(tǒng)

上傳時間： 2013-07-13

上傳用戶：皇族傳媒
基于DSP和FPGA的虹膜識別系統(tǒng)

近年來，隨著生物識別技術(shù)的興起，虹膜識別技術(shù)被日益關(guān)注。由于虹膜識別技術(shù)對個體識別具有高度的可靠性，已成為目前生物識別中最有發(fā)展前景的識別技術(shù)之一。與其它生物識別技術(shù)相比，虹膜識別技術(shù)具有唯一性、穩(wěn)定性、非侵犯性、不易偽造性和活體特性等優(yōu)勢。因此，虹膜識別技術(shù)具有廣闊的使用前景和很好的經(jīng)濟(jì)效益，越來越受到國內(nèi)外有關(guān)研究人員的重視。目前，虹膜識別產(chǎn)品大多都是基于PC平臺的，在便攜性、穩(wěn)定性和安全性方面還存在一些問題。為了克服以上的缺點，本文構(gòu)架了基于DSP和FPGA的嵌入式虹膜識別硬件平臺，使虹膜識別技術(shù)可應(yīng)用與更多的領(lǐng)域。本文的主要工作如下： 1．設(shè)計了一個嵌入式硬件系統(tǒng)，包括DSP處理器、FPGA、COMS圖像傳感器、人機(jī)交互接口和通信接口。同時，還編寫了各硬件模塊的驅(qū)動程序。另外，由于系統(tǒng)中DSP工作頻率為300Mhz，另外有些器件工作在100Mhz，因此本文還給出了一些信號完整性分析和PCB設(shè)計經(jīng)驗。 2．在FPGA設(shè)計中，編寫Verilog程序，完成了虹膜圖像采集模塊、乒乓存儲器切換模塊、圖像采樣模塊以及將采樣后的圖像顯示在TFT彩色液晶上的模塊，最終實現(xiàn)了虹膜圖像實時顯示系統(tǒng)。此外，還設(shè)計實現(xiàn)了用于和DSP通信的HPI接口模塊。 3．完成了部分系統(tǒng)應(yīng)用程序設(shè)計。在使用DSP/BIOS實時操作系統(tǒng)的基礎(chǔ)上設(shè)計了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動程序控制和協(xié)調(diào)各硬件模塊，實現(xiàn)了虹膜識別功能。最終，本文實現(xiàn)了系統(tǒng)設(shè)計，本設(shè)計可以快速有效的進(jìn)行虹膜識別。同時，由于本系統(tǒng)采用模塊化的軟硬件設(shè)計技術(shù)，使系統(tǒng)便于快速應(yīng)用于各種場合。

標(biāo)簽： FPGA DSP 虹膜識別

上傳時間： 2013-04-24

上傳用戶：qlpqlq
基于DSP和FPGA的數(shù)字化開關(guān)電源

文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時代的發(fā)展步伐。隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠(yuǎn)距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。在數(shù)字化領(lǐng)域的今天，最后一個沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計，并通過測試取得了預(yù)期結(jié)果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強(qiáng)。同時該方案也可用于相關(guān)領(lǐng)域。本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計框圖和實現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號則由單片機(jī)或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細(xì)的分析和設(shè)計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設(shè)計中應(yīng)該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負(fù)載電壓信號采集、負(fù)載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。最后，對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試，得出了預(yù)期結(jié)論。同時也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時間以及減少開發(fā)成本與風(fēng)險。在當(dāng)前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計要求。能夠滿足較高精度的設(shè)計要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。

標(biāo)簽： FPGA DSP 數(shù)字化開關(guān)電源

上傳時間： 2013-06-21

上傳用戶：498732662
基于MATLAB 7.0的信號調(diào)制與解調(diào)分析

基于MATLAB 7.0的信號調(diào)制與解調(diào)分析

標(biāo)簽： MATLAB 7.0 信號調(diào)制與解調(diào)

上傳時間： 2013-07-21

上傳用戶：user08x
基于數(shù)據(jù)符號同步的FPGA仿真實現(xiàn)

近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務(wù)的需求迅猛增加，促進(jìn)了寬帶無線通信新技術(shù)的發(fā)展和應(yīng)用。正交頻分復(fù)用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應(yīng)用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現(xiàn)系統(tǒng)的時頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當(dāng)前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法，并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓(xùn)練符號或?qū)ьl等附加信息，并利用導(dǎo)頻或訓(xùn)練符號的相關(guān)性實現(xiàn)時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。隨著電子芯片技術(shù)的快速發(fā)展，電子設(shè)計自動化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應(yīng)用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點進(jìn)行了闡述，還介紹了在相關(guān)軟件平臺進(jìn)行開發(fā)的系統(tǒng)流程。論文在對基于數(shù)據(jù)符號三種算法進(jìn)行較詳細(xì)的分析和研究的基礎(chǔ)上，尤其改進(jìn)了基于導(dǎo)頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現(xiàn)了 OFDM 同步的硬件設(shè)計，然后進(jìn)行了軟件仿真。其中對基于導(dǎo)頻符號同步的改進(jìn)算法硬件設(shè)計過程了進(jìn)行了詳細(xì)闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現(xiàn)。最后，文章還對它們進(jìn)行了比較，基于導(dǎo)頻符號同步設(shè)計的同步精度比較高，但是耗費(fèi)芯片的資源多，另一個缺點是沒有頻偏估計，因此運(yùn)用受到一定限制。基于 PN 序列幀的同步設(shè)計使用了最少的芯片資源，但要提取 PN 序列中的信號數(shù)據(jù)有一定困難?；谘h(huán)前綴的同步設(shè)計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點，但可以根據(jù)不同的信道環(huán)境選用它們。

標(biāo)簽： FPGA 數(shù)據(jù) 同步的仿真實現(xiàn)

上傳時間： 2013-04-24

上傳用戶：斷點PPpp
基于DSP和FPGA的機(jī)載導(dǎo)航計算機(jī)設(shè)計

本文針對應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計算機(jī)高精度、高性能的要求，設(shè)計出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點和系統(tǒng)對導(dǎo)航計算機(jī)的需求后，提出了基于DSP和FPGA的機(jī)載導(dǎo)航計算機(jī)整體設(shè)計方案，該方案采用DSP負(fù)責(zé)導(dǎo)航解算，利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口，完成外圍通信模塊控制信號的整合。在導(dǎo)航計算機(jī)整體設(shè)計方案，包括硬件設(shè)計方案和軟件設(shè)計方案確立的基礎(chǔ)上，首先對 DSP和FPGA芯片進(jìn)行選型，其次對實現(xiàn)各個功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā)，包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲模塊，開發(fā)過程中做了大量的仿真和驗證，最后對系統(tǒng)進(jìn)行綜合測試和聯(lián)調(diào)，并進(jìn)行了地面跑車實驗。實驗結(jié)果證明：系統(tǒng)能夠?qū)崟r采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息，能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算，生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù)，并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實驗結(jié)果證明，機(jī)載導(dǎo)航計算機(jī)達(dá)到了預(yù)期設(shè)計的目的，可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度，實現(xiàn)了高性能、小體積、低成本的要求，系統(tǒng)具有較高的應(yīng)用價值。關(guān)鍵詞：Doppler/SINS組合導(dǎo)航，導(dǎo)航計算機(jī)，DSP,FPGA

標(biāo)簽： FPGA DSP 機(jī)載導(dǎo)航計算機(jī)

上傳時間： 2013-07-25

上傳用戶：cc1915
基于DSP和FPGA的三維雕刻機(jī)數(shù)控系統(tǒng)

基于DSP和FPGA的三維雕刻機(jī)數(shù)控系統(tǒng)基于DSP和FPGA的三維雕刻機(jī)數(shù)控系統(tǒng)

標(biāo)簽： FPGA DSP 雕刻機(jī) 數(shù)控系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：cknck
基于ARM和μCOSⅡ的嵌入式應(yīng)用系統(tǒng)

基于ARM和μCOSⅡ的嵌入式應(yīng)用系統(tǒng)的設(shè)計

標(biāo)簽： ARM COS 嵌入式應(yīng)用系統(tǒng)

上傳時間： 2013-06-17

上傳用戶：kaixinxin196
基于小波變換的圖像去噪算法研究

隨著多媒體技術(shù)的發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。它的發(fā)展主要依賴于兩個性質(zhì)不同、自成體系但又緊密相關(guān)的研究領(lǐng)域：圖像處理算法及其相應(yīng)的電路實現(xiàn)。圖像處理系統(tǒng)的硬件實現(xiàn)—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數(shù)字信號處理器(Digital Signal Process)和現(xiàn)場可編程門陣列(Field Programmable Gate Array)以及相關(guān)電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對比較簡單。相對于其他兩種方式，基于FPGA的圖像處理方式的系統(tǒng)更適合于圖像的預(yù)處理。本文設(shè)計了—種基于FPGA的小波域圖像去噪系統(tǒng)。首先，闡述了基于小波變換的圖像去噪算法原理，重點討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應(yīng)的Matlab 仿真；然后，為了改進(jìn)鄰域閾值去噪算法中對每個分解子帶都采用相同鄰域和閾值的缺點，本文提出了基于最小二乘支持向量機(jī)(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計 (SURE)為準(zhǔn)則同時結(jié)合小波系數(shù)尺度間關(guān)系的鄰域閾值去噪算法。經(jīng)Matlab實驗表明，相比于其他幾種經(jīng)典算法，本文提出的兩種改進(jìn)算法在濾除噪聲的同時能更好地保護(hù)圖像細(xì)節(jié)，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎(chǔ)上本文將提出的改進(jìn)小波鄰域閾值去噪算法進(jìn)行了相應(yīng)的簡化，以滿足低噪聲處理要求且易于在FPGA上實現(xiàn)；最后，給出了基于 FPGA的小波鄰域閾值去噪系統(tǒng)的總體結(jié)構(gòu)和FPGA內(nèi)部各功能模塊的具體實現(xiàn)方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲器控制模塊、去噪計算模塊和系統(tǒng)核心控制模塊，并對各個系統(tǒng)模塊和整體進(jìn)行了仿真驗證，結(jié)果表明本文設(shè)計的基于FPGA 的小波鄰域閾值去噪系統(tǒng)能滿足實際的圖像處理要求，具有一定的理論和實際應(yīng)用價值。關(guān)鍵詞：圖像處理系統(tǒng)，F(xiàn)PGA，圖像去噪算法，小波變換

標(biāo)簽： 小波變換圖像去噪算法研究

上傳時間： 2013-05-16

上傳用戶：450976175
基于FPGA和DSP的中頻信號檢測系統(tǒng)

基于FPGA和DSP的中頻信號檢測系統(tǒng)的研究與設(shè)計

標(biāo)簽： FPGA DSP 中頻信號檢測系統(tǒng)

上傳時間： 2013-06-17

上傳用戶：qiuqing