亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

基于單片機函數(shù)發(fā)生器

  • 基于FPGA利用FFT算法實現(xiàn)GPSCA碼捕獲的研究.rar

    隨著中國二代導(dǎo)航系統(tǒng)的建設(shè),衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個行業(yè),具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機的研究與設(shè)計是該領(lǐng)域的一個研究熱點。在接收機的設(shè)計中,對于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn),該芯片是專用芯片,一旦制造成型不能改變。但是對于正在研究的接收機技術(shù),特別是在需要利用接收機平臺進(jìn)行提高接收機性能研究時,利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果,一旦成熟可以很方便的移植到ASIC芯片,進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路,著重進(jìn)行了其中一個捕獲通道的設(shè)計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關(guān)鍵因素,尤其是在高動態(tài)和實時性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此,本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法,采用自頂向下的方法對系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計,并采用自底向上的方法對系統(tǒng)進(jìn)行功能實現(xiàn)和驗證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺,以ISE9.2i為軟件開發(fā)平臺,采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法,將信號的采樣率降低到1.024 MHz,在低采樣率下利用成熟的1024點FFT IP核對C/A碼進(jìn)行粗捕,給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率,符合GPS后續(xù)跟蹤的要求。 同時,由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的,所以在設(shè)計時,合理地采用FPGA設(shè)計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求,詳細(xì)的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源,能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機性能的新技術(shù)研究”中關(guān)于接收機信號捕獲算法的一部分,對接收機的設(shè)計具有一定的參考價值。

    標(biāo)簽: GPSCA FPGA FFT

    上傳時間: 2013-07-22

    上傳用戶:user08x

  • 基于FPGA的直擴(kuò)通信系統(tǒng)的同步設(shè)計與實現(xiàn).rar

    擴(kuò)頻通信技術(shù)因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優(yōu)點,在軍事抗干擾和個人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后,標(biāo)志著擴(kuò)頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進(jìn)入了新階段。 近年來,隨著微電子技術(shù)和電子設(shè)計自動化(EDA)技術(shù)的迅速發(fā)展,以FPGA和CPLD為代表的可編程邏輯器件憑借其設(shè)計方便靈活等特點廣泛應(yīng)用于數(shù)字信號處理領(lǐng)域。 本論文正是采用基于FPGA硬件平臺來實現(xiàn)了一個直接序列擴(kuò)頻通信基帶系統(tǒng),該系統(tǒng)的實現(xiàn)涉及擴(kuò)頻通信和有關(guān)FPGA的相關(guān)知識,以及實現(xiàn)這些模塊的VHDL硬件描述語言和QuartusⅡ開發(fā)平臺,目標(biāo)是實現(xiàn)一個集成度高、靈活性強、并具有較強的數(shù)據(jù)處理能力的擴(kuò)頻通信基帶系統(tǒng)。 本論文中首先對擴(kuò)頻通信的基礎(chǔ)理論做了探討,著重對直序擴(kuò)頻的理論進(jìn)行了分析;其次根據(jù)理論分析,設(shè)計了全數(shù)字直接序列擴(kuò)頻基帶系統(tǒng)的結(jié)構(gòu),完成了擴(kuò)頻序列的產(chǎn)生、信息碼的輸入和擴(kuò)頻。重點完成了對基帶擴(kuò)頻信號的相關(guān)解擴(kuò)和幾種同步捕獲電路的設(shè)計,將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序,并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。

    標(biāo)簽: FPGA 直擴(kuò)通信 同步設(shè)計

    上傳時間: 2013-04-24

    上傳用戶:chenjjer

  • 基于FPGA的數(shù)字視頻偵察監(jiān)控系統(tǒng)設(shè)計.rar

    數(shù)字視頻監(jiān)控技術(shù)無論是在軍事領(lǐng)域還是在民用領(lǐng)域,都有著重要的作用和廣泛的應(yīng)用市場及前景。迫切的軍用和民用需求,推動著視頻監(jiān)控技術(shù)持續(xù)而迅猛的發(fā)展。為了提高監(jiān)控視頻的圖像質(zhì)量,使設(shè)備小型化,以便能滿足各種條件下的適用場合,目前基于FPGA的數(shù)字視頻偵察監(jiān)控系統(tǒng)已成為一種主流的解決方案。 本文設(shè)計了一種可以在戰(zhàn)場上使用的數(shù)字視頻偵察監(jiān)控系統(tǒng)。該系統(tǒng)配備了12路攝像頭,當(dāng)偵察車或者裝甲車在向前進(jìn)的時候,可以做到對周圍的環(huán)境全方位的偵察監(jiān)控,從而對判斷戰(zhàn)場的情況起到了巨大的作用。 本文首先介紹了數(shù)字視頻監(jiān)控技術(shù)的發(fā)展與現(xiàn)狀,視頻數(shù)據(jù)的產(chǎn)生以及接收特性和FPGA技術(shù)的基本概念,在此基礎(chǔ)上研究了視頻信號的組成方式、VGA、DVI顯示接口以及顯示器的工作原理,分析了采用FPGA實現(xiàn)整個系統(tǒng)的可能性。接著,在充分考慮了要求達(dá)到的標(biāo)準(zhǔn)以后,選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發(fā)送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應(yīng)用于硬件電路設(shè)計。然后設(shè)計出電路原理圖以及PCB版圖。最后,根據(jù)系統(tǒng)工作要求,本文設(shè)計了FPGA系統(tǒng)中的片內(nèi)邏輯模塊,包括視頻采集緩沖異步FIFO(先進(jìn)先出)模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎(chǔ)上完成了系統(tǒng)軟硬件調(diào)試,最終成功的實現(xiàn)了12路攝像頭的切換顯示和對周圍環(huán)境的全方位監(jiān)控,達(dá)到了預(yù)定的設(shè)計目標(biāo)。

    標(biāo)簽: FPGA 數(shù)字視頻 監(jiān)控

    上傳時間: 2013-07-30

    上傳用戶:yw14205

  • 基于以太網(wǎng)的數(shù)據(jù)采集系統(tǒng)在FPGA上實現(xiàn).rar

    隨著計算機和自動化測量技術(shù)的日益發(fā)展,測量儀器和計算機的關(guān)系日益密切。計算機的很多成果很快就應(yīng)用到測量和儀器領(lǐng)域,與計算機相結(jié)合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列(FPGA)是超大規(guī)模集成電路和計算機輔助設(shè)計技術(shù)發(fā)展的結(jié)果,由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺,用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點,大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化,縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性。 本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺,uClinux為核心的系統(tǒng)的軟件平臺設(shè)計,進(jìn)行信號的采集和遠(yuǎn)程網(wǎng)絡(luò)監(jiān)測的功能。 論文從軟硬件兩方面入手,闡述了基于FPGA器件進(jìn)行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法,以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。 硬件方面,F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片,用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設(shè)計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術(shù)用OPB總線集成在同一個FPGA內(nèi)部,形成一個可編程的片上系統(tǒng)(SOPC)。采用基于FPGA的SOPC設(shè)計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進(jìn)和升級,同時也可以降低成本和提高可靠性。 軟件方面,為了更好更有效地管理和拓展系統(tǒng)功能,移植了uClinux到MicroBlaze軟處理器上,設(shè)計實現(xiàn)了平臺上的ADC設(shè)備驅(qū)動程序和數(shù)據(jù)采集應(yīng)用程序。并通過修訂內(nèi)核,實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。

    標(biāo)簽: FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)

    上傳時間: 2013-05-23

    上傳用戶:晴天666

  • 基于FPGA的固態(tài)硬盤控制器設(shè)計.rar

    近年來,大容量數(shù)據(jù)存儲設(shè)備主要是機械硬盤,機械硬盤采用機械馬達(dá)和磁片作為載體,存在抗震性能低、高功耗和速度提升難度大等缺點。固態(tài)硬盤是以半導(dǎo)體作為存儲介質(zhì)及控制載體,無機械裝置,具有抗震、寬溫、無噪、可靠和節(jié)能等特點,是目前存儲領(lǐng)域所存在問題的解決方案之一。本文針對這一問題,設(shè)計基于FPGA的固態(tài)硬盤控制器,實現(xiàn)數(shù)據(jù)的固態(tài)存儲。 文章首先介紹硬盤技術(shù)的發(fā)展,分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢,闡述課題研究意義,并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手,研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計采用SOPC架構(gòu),所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器,利用Verilog HDL語言描述IP核形式設(shè)計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口,實現(xiàn)SATA1.0協(xié)議,根據(jù)協(xié)議劃分四層模型,通過狀態(tài)機和邏輯電路實現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列,將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口,提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法,實現(xiàn)數(shù)據(jù)的存儲和讀取。最后完成固態(tài)硬盤控制器的模塊測試和整體測試,介紹了測試方法、測試工具和測試流程,給出測試數(shù)據(jù)和結(jié)果分析,得出了驗證結(jié)論。 本文設(shè)計的固態(tài)硬盤控制器,具有結(jié)構(gòu)簡單和穩(wěn)定性高的特點,易于升級和二次開發(fā),是實現(xiàn)固態(tài)硬盤和固態(tài)存儲系統(tǒng)的關(guān)鍵技術(shù)。

    標(biāo)簽: FPGA 固態(tài)硬盤 制器設(shè)計

    上傳時間: 2013-05-28

    上傳用戶:sssnaxie

  • 基于FPGA語音識別系統(tǒng)設(shè)計與實現(xiàn).rar

    近年來,語音識別研究大部分集中在算法設(shè)計和改進(jìn)等方面,而隨著半導(dǎo)體技術(shù)的高速發(fā)展,集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高,新的硬件平臺的推出,語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后,逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進(jìn)行研究的基礎(chǔ)上,重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用,并結(jié)合基于FPGA的SOPC系統(tǒng),在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設(shè)計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng),減少了系統(tǒng)的物理體積和總體功耗;同時系統(tǒng)控制核心都在FPGA內(nèi)部實現(xiàn),可以極為方便地更新和升級系統(tǒng),大大地提高了系統(tǒng)的通用性和可維護(hù)性。 此外,由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算,在設(shè)計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器,實現(xiàn)了語音信號的端點檢測模塊,F(xiàn)FT快速傅立葉變換模塊,DCT離散余弦變換模塊等硬件設(shè)計模塊。為了提高系統(tǒng)的整體性能,作者充分利用了FPGA的高速并行的優(yōu)勢,以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè),使系統(tǒng)處理數(shù)字信號的能力大大提高,其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面: (1)結(jié)合ALTERA CYCLONE II芯片的特點,確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計,在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件的選擇和設(shè)計。 (2)自主設(shè)計了純硬件描述語言的驅(qū)動電路設(shè)計,完成了高速語音采集的工作,并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進(jìn)行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 (3)完成高速定點256點的FFT模塊的設(shè)計,此模塊是系統(tǒng)成敗的關(guān)鍵,實現(xiàn)高速實時的運算。 (4)結(jié)合SOPC的特性,設(shè)計了人機友好接口,如LCD顯示屏的提示反饋信息等等,以及利用ALTERA提供的一些驅(qū)動接口設(shè)計完成用戶定制的系統(tǒng)。 (5)進(jìn)行了整體系統(tǒng)測試,系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的,具有一定的市場潛在價值。

    標(biāo)簽: FPGA 語音識別 系統(tǒng)設(shè)計

    上傳時間: 2013-05-23

    上傳用戶:ABCD_ABCD

  • 基于FPGA的通用實時信號處理系統(tǒng)的硬件設(shè)計與實現(xiàn).rar

    近年來,以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了快速的發(fā)展,F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題,而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心,系統(tǒng)的可重構(gòu)型不強,F(xiàn)PGA解決了這一問題,并且現(xiàn)有的FPGA中,多數(shù)已集成DSP模塊,結(jié)合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此,F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強的可實施性。 @@ 基于上述要求,作者設(shè)計和完成了一個基于多FPGA的通用實時信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心,使用DDR2 SDRAM高速存儲實時數(shù)據(jù)。作者通過全面的分析,設(shè)計了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺能夠根據(jù)實際需求進(jìn)行靈活的搭配,核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術(shù),從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計范疇,因此必須重視信號完整性的設(shè)計與分析問題,作者根據(jù)高速電路的設(shè)計慣例和軟件輔助設(shè)計的方法,在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上,順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計的重要環(huán)節(jié),作者還在文中研究了在系統(tǒng)設(shè)計過程中出現(xiàn)的電源完整性問題,并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設(shè)計決定本系統(tǒng)的使用性能,本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗證。并結(jié)合系統(tǒng)的核心板和底板,完成了應(yīng)用板,視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計工作,對其中的部分接口進(jìn)行了邏輯驗證。 @@ 經(jīng)過測試,該通用的信號處理平臺具有實時性好、通用性強、可擴(kuò)展和可重構(gòu)等特點,能夠滿足當(dāng)前一些信號處理系統(tǒng)對高速、實時處理的要求,可以廣泛應(yīng)用于實時信號處理領(lǐng)域。通過本平臺的研究和開發(fā)工作,為進(jìn)一步研究和設(shè)計通用、實時信號處理系統(tǒng)打下了堅實的基礎(chǔ)。 @@關(guān)鍵詞:通用實時信號處理;FPGA;信號完整性;DDR2;LVDS

    標(biāo)簽: FPGA 實時信號 處理系統(tǒng)

    上傳時間: 2013-05-27

    上傳用戶:qiaoyue

  • 基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn).rar

    現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求,當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達(dá)到速度要求時,唯一的選擇是增加處理器的數(shù)目,或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展,具有強大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運算等數(shù)字信號處理算法的高效實現(xiàn)。 首先,針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制,設(shè)計了級聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細(xì)討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優(yōu)化和改進(jìn)措施。 其次,分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運算的特點,采用了有乘法器和無乘法器兩種結(jié)構(gòu)實現(xiàn)乘累加(MAC)運算。無乘法器結(jié)構(gòu)采用分布式算法(DA),將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查表和移位累加操作,顯著提高了運算效率。此外,還對相關(guān)運算的時域多MAC方法及頻域FFT方法進(jìn)行了研究。 最后,完成了圖像聲納預(yù)處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明,本論文所有算法均達(dá)到了設(shè)計要求。

    標(biāo)簽: FPGA 數(shù)字信號處理 算法研究

    上傳時間: 2013-06-09

    上傳用戶:zgu489

  • 基于FPGA的cPCI接口數(shù)據(jù)采集系統(tǒng)設(shè)計.rar

    高速數(shù)據(jù)采集系統(tǒng)在信號檢測、雷達(dá)、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用,不同的應(yīng)用要求使用不同的總線和不同的設(shè)計,但是,無論基于何種應(yīng)用,其設(shè)計的關(guān)鍵在接口的實現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展,cPCI總線逐漸代替了PCI總線、VME總線,成為測控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機連接的機械強度的要求,本論文提出設(shè)計基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計中利用單片F(xiàn)PGA芯片實現(xiàn)PCI協(xié)議,代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片,并完成對模擬電路的控制功能;并提出將應(yīng)用程序中的一部分?jǐn)?shù)據(jù)讀寫操作放入動態(tài)鏈接庫中,減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協(xié)議,理解高頻數(shù)字電路設(shè)計方法和高速數(shù)據(jù)采集原理,本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測試和現(xiàn)場應(yīng)用驗證表明,采集系統(tǒng)已達(dá)到了要求的性能指標(biāo)。 @@關(guān)鍵詞:FPGA;數(shù)據(jù)采集系統(tǒng);cPCI; PC

    標(biāo)簽: FPGA cPCI 接口

    上傳時間: 2013-07-08

    上傳用戶:ikemada

  • 基于FPGA的電力系統(tǒng)諧波檢測裝置的研制.rar

    隨著社會的發(fā)展,人們對電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負(fù)荷大量使用,卻帶來了嚴(yán)重的電力諧波污染,給電力系統(tǒng)安全、穩(wěn)定、高效運行帶來嚴(yán)重影響,給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害,是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測是諧波研究中重要分支,是解決其它相關(guān)諧波問題的基礎(chǔ)。因此,對諧波的檢測和研究,具有重要的理論意義和實用價值。 目前使用的電力系統(tǒng)諧波檢測裝置,大多基于微處理器設(shè)計。微處理器是作為整個系統(tǒng)的核心,它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng),存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術(shù)的發(fā)展,特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計技術(shù)的發(fā)展,使得設(shè)計電力系統(tǒng)諧波檢測專用的集成電路成為可能,同時為諧波檢測裝置的硬件設(shè)計提供了一個新的發(fā)展途徑。本文目標(biāo)就是設(shè)計電力系統(tǒng)諧波檢測專用集成電路,從而可以實現(xiàn)對電力系統(tǒng)諧波的高精度檢測。采用專用集成電路進(jìn)行諧波檢測裝置的硬件設(shè)計,具有體積小,速度快,可靠性高等優(yōu)點,由于應(yīng)用范圍廣,需求量大,電力系統(tǒng)諧波檢測專用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國內(nèi)外現(xiàn)行諧波檢測標(biāo)準(zhǔn),調(diào)研了電力系統(tǒng)諧波檢測的發(fā)展趨勢;隨后根據(jù)裝置的功能需求,特別是依據(jù)其中諧波檢測國標(biāo)參數(shù)的測量算法,為系統(tǒng)選定了基于FPGA的SOPC設(shè)計方案。 本文分析了電力系統(tǒng)諧波檢測專用集成電路的功能模型,對專用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能,并研究了模塊間的連接方式,給出了諧波檢測專用集成電路的并行結(jié)構(gòu)。設(shè)計了基于FPGA的諧波檢測專用集成電路設(shè)計和驗證的硬件平臺。配合專用集成電路的電子設(shè)計自動化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。 在進(jìn)行FPGA具體設(shè)計時,根據(jù)待實現(xiàn)功能的不同特點,分為用戶邏輯區(qū)域和Nios處理器模塊兩個部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號的采樣,并對采樣得到的數(shù)字量進(jìn)行諧波分析等運算。然后將結(jié)果存入片內(nèi)的雙口RAM中,等待Nios處理器的訪問。Nios處理器對數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理,得到其各自對應(yīng)的最終值,并將結(jié)果通過串行通信接口發(fā)送給上位機。 最后,對設(shè)計實體進(jìn)行了整體的編譯、綜合與優(yōu)化工作,并通過邏輯分析儀對設(shè)計進(jìn)行了驗證。在實驗室條件下,對監(jiān)測指標(biāo)的運算結(jié)果進(jìn)行了實驗測量,實驗結(jié)果表明該監(jiān)測裝置滿足了電力系統(tǒng)諧波檢測的總體要求。

    標(biāo)簽: FPGA 電力系統(tǒng) 諧波檢測

    上傳時間: 2013-04-24

    上傳用戶:yw14205

主站蜘蛛池模板: 定兴县| 洛南县| 湖南省| 思南县| 高淳县| 吐鲁番市| 桃源县| 五家渠市| 田林县| 基隆市| 通渭县| 姚安县| 孝昌县| 偃师市| 攀枝花市| 龙州县| 专栏| 前郭尔| 仙居县| 安平县| 灵山县| 吐鲁番市| 东光县| 阜阳市| 来凤县| 新邵县| 梓潼县| 周至县| 海晏县| 清水县| 三原县| 吉安县| 铜鼓县| 嘉义市| 延津县| 富宁县| 浮山县| 南阳市| 米脂县| 浪卡子县| 永修县|