隨著信息產業和集成電路技術的進步，嵌入式應用領域得到了蓬勃和快速的發展。嵌入式應用開發的重要特點是滿足應用門類的多樣化需求，嵌入式應用的多樣化主要體現在目標機硬件平臺的多樣化，而硬件平臺的多樣化則對嵌入式系統平臺的底層構建提出了嚴格要求，因此不同硬件平臺底層構建研究是嵌入式開發中的一個重要問題。 嵌入式軟硬件平臺的底層構建主要涉及以下幾個部分： 1、嵌入式開發環境構建，涉及交叉編譯環境、交叉調試環境等； 2、嵌入式硬件平臺構建，涉及硬件平臺選型、地址分配等； 3、U．Boot移植，涉及U-Boot啟動分析、移植分析等； 4、嵌入式操作系統移植，涉及uClinux內核結構、移植分析等； 5、驅動程序的開發，涉及硬件分析、Linux下驅動分析等； 與此同時，安全防范系統作為現代化的安全警衛手段，近年來正越來越多地進入各個行業的各種應用領域，智能家居已經成為高科技發展必然的趨勢。另外，運營商寬帶網絡缺乏新的利潤增長點，在已有的寬帶網絡上開發新的業務迫在眉睫。基于ARM的家庭安防網關與局端設備相結合，配備無線報警信號自學習型編解碼收發模塊，完全解決了上述兩個問題。 本文以多媒體綜合報警系統項目中的終端產品XXX型家庭安防網關為依托，以開發流程為主線，就ARM+uClinux嵌入式平臺給出了以上五個嵌入式開發過程中底層平臺構建的關鍵技術解決方案。正文中將依次介紹項目概述、目標硬件平臺分析、交叉開發環境構建以及U-Boot的移植、uClinux的移植和具體驅動程序的開發。
上傳時間： 2013-05-25
上傳用戶：李彥東
提出了一種基于單片機的智能儀表擴展USB接口的方法。介紹了USB接口芯片SL811H S的結構和性能以及USB接口的硬件電路圖，詳細分析了USB接口驅動程序的設計方法及FAT16文件系統的結構。利用S
上傳時間： 2013-07-10
上傳用戶：gououo
本文對基于ARM的可編程控制器進行了研究。本文研制的可編程控制器配置簡單，擴展方便，抗干擾能力強，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關量；能夠采集6路溫度信號：可以應用于開關量的邏輯控制；能實現簡單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業控制的要求。
上傳時間： 2013-04-24
上傳用戶：LSPSL
隨著計算機技術和網絡的飛速發展，流媒體技術的產生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協議，運用流式傳輸技術，可以使人們在最短的時間內獲得想要的多媒體資訊。流媒體技術可廣泛應用于視頻播放、視頻會議、遠程教育等。嵌入式系統是當前研究的另一個熱點。它具有低功耗、體積小、集成度高和專用性強等特點。嵌入式系統早期主要應用于軍事及航空航天領域，隨著工nternet的發展，新型的嵌入式系統正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產品方向發展。 因此，基于嵌入式設備的流媒體傳輸就是一個非常有意義的研究方向。本文基于南京某公司的實際產品項目“電梯多媒體項目”，將流媒體技術與嵌入式設備相結合，應用于電梯之中，使多媒體資訊的傳播無處不在。 本文首先研究了流媒體傳輸的相關技術。深入研究了用于流媒體傳輸的實時傳輸與控制協議RTP/RTCP，掌握其結構與規則；研究了實時傳輸QoS控制技術，分析現有的一些網絡傳輸控制方法，分析了流媒體與嵌入式系統的特點。 本文然后詳細分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍，并改進了其中基于發送端速率控制的擁塞控制方法，設計了一種基于接收端緩存和發送端速率控制相結合的流媒體傳輸控制方法。通過對接收端緩存剩余空間臨界點的設置與監控，來輔助調節發送端的數據發送速率。它既可以避免網絡擁塞，又可以提高流媒體的傳輸質量。 本文最后介紹了嵌入式Linux系統的移植，分析了網絡上開源的RTP/RTCP實現庫JRTPLIB，并結合本文實際需要，對RTCP中RR分組的結構做了修改，以此為基礎設計了一個系統，實現本文所改進的用于ARM流媒體傳輸控制的方法。
上傳時間： 2013-07-06
上傳用戶：ryb
基于Multisim的計算機組成原理實驗仿真.pdf
上傳時間： 2013-05-17
上傳用戶：6546544
該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-07-18
上傳用戶：saharawalker
近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.
上傳時間： 2013-05-31
上傳用戶：yuying4000
MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設計的芯片要實現Advanced Simple Profile級別.該文采用了一種基于大規模FPGA的軟硬件相結的芯片設計方案,我們設計了基于FPGA的MPEG-4芯片設計開發平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發系統設計,分為兩個部分.第一部分介紹了目前國內外實現MPEG-4視頻處理系統的主要方法和應用,概述了國際上MPEG-4視頻編解碼芯片設計的一般方法及其發展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發系統的結構.第二部分重點講述了基于FPGA的MPEG-4芯片開發系統各個電路模塊的設計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網接口模塊、USB接口模塊等.同時也介紹了I
上傳時間： 2013-06-15
上傳用戶：it男一枚
彩色等離子體顯示器是利用惰性氣體放電發光進行顯示的平板顯示器，它具有厚度薄、重量輕、大平面、大視角、響應快、無電磁輻射等優點。由于我國PDP產業起步較晚，所以研制具有我國自主知識產權的PDP整體驅動電路，搶占彩電市場具有深遠的意義。本文介紹了等離子體顯示器的工作原理和基于ALTERA公司的現場可編程門陣列(FPGA)的電路設計方法，通過研究PDP的工作原理、顯示屏的結構和AC型PDP所采用的尋址和顯示分離(ADS)型子場技術，提出了一種基于FPGA的信號處理與控制電路設計方案。最后還對等離子體顯示器在改進顯示屏物理工藝結構、驅動電路技術以及市場走向方面，進行了初步探討。
上傳時間： 2013-05-20
上傳用戶：zhengxueliang
<strike id="2wkc2"></strike>
