基于FPGA的傳統DDS方法優化設計
基于FPGA的傳統DDS方法優化設計...
基于FPGA的傳統DDS方法優化設計...
用VerilogHDL實現基于FPGA的通用分頻器的設計...
基于FPGA的小數分頻實現方法...
提出了一種基于FPGA的時鐘跟蹤環路的設計方案,該方案簡化了時鐘跟蹤環路的結構,降低了時鐘調整電路的復雜度。實際電路測試結果表明,該方案能夠使接收機時鐘快速準確地跟蹤發射機時鐘的變化,且時鐘抖動小、穩準度高、工作穩定可靠。...
設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發板上進行了驗證....