介紹了一套基于PCI 總線(xiàn)的軟件無(wú)線(xiàn)電開(kāi)發(fā)平臺(tái)它適用于雷達(dá)無(wú)線(xiàn)電信號(hào)信息 測(cè)試和測(cè)量等領(lǐng)域該文探討了開(kāi)發(fā)軟件無(wú)線(xiàn)電系統(tǒng)的一些實(shí)際問(wèn)題并介紹了如何利用加拿大 ICS 公司的高速數(shù)字變換板來(lái)開(kāi)發(fā)軟件無(wú)線(xiàn)電系統(tǒng)
標(biāo)簽： PCI ICS 開(kāi)發(fā)軟件 總線(xiàn)
上傳時(shí)間： 2015-04-12
上傳用戶(hù)：libinxny
基于Cao方法求得混沌時(shí)間序列相空間重構(gòu)的最優(yōu)化嵌入維的Matlab程序
標(biāo)簽： Matlab Cao 混沌 時(shí)間序列
上傳時(shí)間： 2013-12-04
上傳用戶(hù)：AbuGe
介紹一個(gè)基于U S B 2 . 0 接口和D S P 的高速數(shù)據(jù)采集處理系統(tǒng)的工作原理設(shè)計(jì)及實(shí)現(xiàn)該高速數(shù)據(jù) 采集處理系統(tǒng)采用TI 公司的TMS320C6000 數(shù)字信號(hào)處理器和Cypress 公司的USB2.0 接口芯片可 以實(shí)現(xiàn)高速采集和實(shí)時(shí)處理有著廣泛的應(yīng)用前景
標(biāo)簽： Cypress C6000 320C 6000
上傳時(shí)間： 2013-11-27
上傳用戶(hù)：koulian
基于DSP 的擴(kuò)頻通信系統(tǒng),本文介紹了基于DSP 的高速擴(kuò)頻通信系統(tǒng)的構(gòu)成，詳細(xì)討論了系統(tǒng)構(gòu)成中的關(guān)鍵技術(shù)問(wèn)題，并給出了具 體解決方案。
標(biāo)簽： DSP 擴(kuò)頻通信
上傳時(shí)間： 2014-12-01
上傳用戶(hù)：xz85592677
Sru,可以將整個(gè)PCI總線(xiàn)上的設(shè)備全部讀寫(xiě)出來(lái).包括具體的總線(xiàn)位置
標(biāo)簽： Sru PCI
上傳時(shí)間： 2014-01-11
上傳用戶(hù)：66666
基于1394協(xié)議之上的IP協(xié)議,需要1394協(xié)議和1394OHCI協(xié)議
標(biāo)簽： 1394 OHCI 協(xié)議 IP協(xié)議
上傳時(shí)間： 2015-11-28
上傳用戶(hù)：teddysha
三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔： 1、Viterbi譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
標(biāo)簽： Viterbi FPGA Vit
上傳用戶(hù)：邶刖
基于FPGA的高速圖像采集和處理卡 能用于視覺(jué)檢測(cè)系統(tǒng)
標(biāo)簽： FPGA 高速圖像采集 視覺(jué)檢測(cè)
上傳時(shí)間： 2015-12-08
上傳用戶(hù)：ommshaggar
介紹了一種基于新型FPGA的高速數(shù)字下變頻的實(shí)現(xiàn)方法 它充分利用數(shù)字下變頻的優(yōu)化算法以及FPGA領(lǐng)域的新技術(shù)去除由于數(shù)據(jù)速率過(guò)高而造成的各種瓶頸,極大地減少了計(jì)算量 和FPGA片內(nèi)資源的消耗.
標(biāo)簽： FPGA 高速數(shù)字 下變頻 實(shí)現(xiàn)方法
上傳時(shí)間： 2016-01-27
上傳用戶(hù)：z754970244
基于PCB 仿真的高速時(shí)鐘電路設(shè)計(jì)研究，基于PCB 仿真的高速時(shí)鐘電路設(shè)計(jì)研究。基于PCB 仿真的高速時(shí)鐘電路設(shè)計(jì)研究
標(biāo)簽： PCB 仿真 時(shí)鐘 電路設(shè)計(jì)
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：yzy6007
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
