夜夜嗨av色一区二区不卡 ,99亚洲乱人伦aⅴ精品,国产91丝袜在线播放

報(bào)警技術(shù)(shù)

GD32F130xx 快速開發(fā)指南 -基于技新 GD32F130G8U6 核心板

GD32F103的移植說明和開發(fā)指南，幫助新手快速了解GD32F103芯片，縮短上手時間。本教程結(jié)合官方的用戶手冊以及固件庫例程，通過實際例程講解以及實驗現(xiàn)象來幫助讀者理解和使用 GD32F130xx 這個系列的芯片。軟件平臺使用的是 MDK-ARM 和官方外設(shè) 驅(qū) 動庫 GD32F1x0_Firmware_Library_v3.1.0（庫函數(shù)開發(fā)），硬件使用技新 GD32F130G8U6 核心板 V1.0 和 GD-LINK 下載&調(diào)試器。教程從開發(fā)平臺介紹、開發(fā)環(huán)境搭建、建立工程等基礎(chǔ)內(nèi)容，到 GD13F130xx 外設(shè)應(yīng)用，包括： GPIO應(yīng)用、EXTI應(yīng)用、CLK應(yīng)用、USART 應(yīng)用、TIMER 應(yīng)用、I2C應(yīng)用、SPI應(yīng)用、ADC應(yīng)用、FWDGT 應(yīng)用和 WWDGT 應(yīng)用等十大部分內(nèi)容。外設(shè)應(yīng)用部分的內(nèi)容都配有源碼，并配合硬件平臺進(jìn)行實驗講解。教程面對的對象是具有一定的 MCU 編程基礎(chǔ)以及 C 語言基礎(chǔ)的，主旨是幫助開發(fā)者快速入門和快速開發(fā)使用 GD32F130xx 系列產(chǎn)品。

標(biāo)簽： gd32f103

上傳時間： 2022-06-18

上傳用戶：1208020161
基于FPGA的恒虛警(CFAR)算法

基于FPGA的恒虛警(CFAR)算法

標(biāo)簽： fpga cfar算法

上傳時間： 2022-07-08

上傳用戶：
雷達(dá)信號處理系統(tǒng)的設(shè)計與FPGA實現(xiàn).rar

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對雷達(dá)信號處理的設(shè)計與實現(xiàn)，本文在以下兩個方面展開研究：一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達(dá)信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進(jìn)行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實現(xiàn)雷達(dá)信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號處理的FPGA實現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號處理系統(tǒng)

上傳時間： 2013-06-08

上傳用戶：qweqweqwe
基于FPGA的雷達(dá)信號處理系統(tǒng)設(shè)計.rar

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對脈壓雷達(dá)信號處理的FPGA實現(xiàn)，本文在以下幾個方面展開研究：首先對幾種主要的脈沖壓縮信號進(jìn)行了詳細(xì)的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優(yōu)缺點。其次對幾種基本的雷達(dá)信號處理如脈沖壓縮、動目標(biāo)檢測（MTD）、恒虛警（CFAR）等詳細(xì)地闡述了其原理；列舉了各種信號處理經(jīng)常采用的實現(xiàn)方法，對各種方法進(jìn)行了比較研究；并針對線性調(diào)頻信號在MATLAB環(huán)境中對雷達(dá)回波信號處理進(jìn)行仿真。接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的免費IP核的調(diào)用，并與VHDL語言相結(jié)合，進(jìn)行雷達(dá)信號處理的FPGA實現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號處理系統(tǒng)設(shè)計

上傳時間： 2013-06-24

上傳用戶：lingzhichao
基于ARM的地鐵用安全型智能IO的設(shè)計與實現(xiàn)

地鐵信號設(shè)備中輸入輸出設(shè)備是信號邏輯和現(xiàn)場設(shè)備之間的接口，有著四高（高安全，高可靠，高可維護(hù)，高可用）要求，目前信號系統(tǒng)廠家的傳統(tǒng)做法是整個信號系統(tǒng)產(chǎn)品由一家公司來完成，可是隨著技算機(jī)技術(shù)的快速發(fā)展，邏輯部份目前已可以采用通用COTS產(chǎn)品，而輸入輸出部分還是需要各個信號廠家自己設(shè)計和生產(chǎn)，因此設(shè)計出一款通用型的輸入輸出控制器已成地鐵行業(yè)的發(fā)展方向。為了滿足以上要求，本文從實際應(yīng)用角度出發(fā)，使信號系統(tǒng)的產(chǎn)品更加的開放透明，設(shè)計出基于ARM的地鐵用安全型的智能I/O，從而使信號系統(tǒng)設(shè)計可以方便地和現(xiàn)場信號設(shè)備接口。在硬件上采用冗余設(shè)計，以ARM為主處理器，整個系統(tǒng)無單點硬件故障，采集部分采用動態(tài)異或輸入設(shè)計，驅(qū)動部分采用安全驅(qū)動設(shè)計。基于ARM的地鐵用安全智能I/O嚴(yán)格遵循歐洲鐵路信號產(chǎn)品的標(biāo)準(zhǔn)，使系統(tǒng)的安全性，可靠性，可用性和可維護(hù)性有了充分的保障。本文主要介紹了地鐵用安全型智能I/O控制器的設(shè)計和實現(xiàn)，包括設(shè)計思想，具體實施，硬件和軟件的設(shè)計等。

標(biāo)簽： ARM 地鐵智能IO

上傳時間： 2013-06-12

上傳用戶：ljthhhhhh123
基于ARM的雷達(dá)信號處理系統(tǒng)的研究

隨著信息技術(shù)的飛速發(fā)展，人們對數(shù)據(jù)采集、信號處理的要求越來越高：不僅要求高速、高精度和高實時，還要求數(shù)據(jù)采集，處理設(shè)備便攜化、網(wǎng)絡(luò)化和智能化，并具有友好的人機(jī)界面。傳統(tǒng)的8/16位單片機(jī)因資源極度受限，難以滿足上述要求；而傳統(tǒng)的信號處理過程都是依賴于PC完成，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。嵌入式系統(tǒng)是一個快速發(fā)展的領(lǐng)域，嵌入式系統(tǒng)的研究內(nèi)容涉及到計算機(jī)學(xué)科的各個方面。將嵌入式系統(tǒng)引入雷達(dá)信號處理系統(tǒng)，能極大的提高系統(tǒng)的實時性和靈活性。本文的研究正是基于ARM的雷達(dá)信號處理系統(tǒng)。本文在對線性調(diào)頻連續(xù)波雷達(dá)測速測距研究的基礎(chǔ)上，討論了一種軟硬件配置靈活、結(jié)構(gòu)精簡的雷達(dá)信號處理系統(tǒng)，其硬件平臺以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴(kuò)展了UART、LCD、網(wǎng)口、IDE、觸摸屏、PS/2和USB等外圍接口，可實現(xiàn)對線性調(diào)頻連續(xù)波雷達(dá)回波信號進(jìn)行數(shù)據(jù)采集、脈沖壓縮、恒虛警檢測、航跡相關(guān)，航跡顯示等處理，相關(guān)數(shù)據(jù)的存儲。在軟件設(shè)計方面，完成Bootloader，Linux2.4操作系統(tǒng)在系統(tǒng)上的移植，在此基礎(chǔ)上對實現(xiàn)了對網(wǎng)口、IDE、LCD等模塊的驅(qū)動程序編寫，并在MiniGUI上進(jìn)行基于顯示終端需求的圖形用戶界面開發(fā)。

標(biāo)簽： ARM 雷達(dá)信號處理系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：Shoen
基于ARM的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)設(shè)計與實現(xiàn)

視頻監(jiān)控以其直觀方便、準(zhǔn)確、信息內(nèi)容豐富而廣泛應(yīng)用于許多場合，已經(jīng)滲透到交通、城市治安、國防等多種領(lǐng)域，甚至家庭安防，在人們的日常生活中扮演著越來越重要的作用。由于傳統(tǒng)的視頻監(jiān)控系統(tǒng)存在著結(jié)構(gòu)復(fù)雜、穩(wěn)定性可靠性不高、價格昂貴而且傳輸距離明顯受限的缺點。近年來，隨著計算機(jī)、網(wǎng)絡(luò)、電子與通信、圖像處理等技術(shù)的飛速發(fā)展，嵌入式網(wǎng)絡(luò)視頻監(jiān)控技術(shù)應(yīng)用而生。本文針對視頻監(jiān)控系統(tǒng)的實際需求，結(jié)合嵌入式技術(shù)、圖像處理技術(shù)和網(wǎng)絡(luò)技術(shù)，設(shè)計并實現(xiàn)了一種實時性好、可靠性高、成本低的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)。該系統(tǒng)以ARM9微處理器作為硬件平臺，以具有開發(fā)資源豐富、免費等優(yōu)勢的Linux操作系統(tǒng)作為軟件開發(fā)平臺。該系統(tǒng)采用以太網(wǎng)作為網(wǎng)絡(luò)傳輸介質(zhì)，并使用TCP/IP網(wǎng)絡(luò)協(xié)議。視頻數(shù)據(jù)的傳輸協(xié)議選擇了支持組播技術(shù)的RTP/RTCP傳輸協(xié)議，客戶端在Linux下實現(xiàn)了基于SDL庫視頻顯示。論文首先描述了嵌入式系統(tǒng)與視頻監(jiān)控技術(shù)的發(fā)展及相關(guān)技術(shù)，分析了國內(nèi)外視頻監(jiān)控系統(tǒng)的現(xiàn)狀和發(fā)展趨勢，對視頻監(jiān)控系統(tǒng)研究的背景和意義進(jìn)行了闡述，并討論了幾種常見的視頻監(jiān)控解決方案，對幾種目前流行的視頻壓縮算法進(jìn)行了對比；然后，提出了嵌入式視頻監(jiān)控系統(tǒng)的軟、硬件總體架構(gòu)，并逐步對硬件平臺和軟件模塊設(shè)計進(jìn)行了選擇和細(xì)化。其中，硬件平臺根據(jù)視頻數(shù)據(jù)采集以及處理需要選擇了攝像頭和存儲器；軟件設(shè)計中，首先完成了嵌入式系統(tǒng)的交叉開發(fā)環(huán)境搭建，針對ARM-Linux特性，完成了在開發(fā)板上操作系統(tǒng)和文件系統(tǒng)等移植，最后完成了Linux下V4L視頻采集、JPEG圖像壓縮、RTP/RTCP網(wǎng)絡(luò)傳輸、SDL庫視頻顯示以及avi格式視頻文件保存等。此外，對系統(tǒng)構(gòu)建過程中所用到的某些關(guān)鍵技木進(jìn)行了較為詳盡的探討和研究，這對于從事相關(guān)科研工作的同仁們具有一定的參考價值。

標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)設(shè)計

上傳時間： 2013-04-24

上傳用戶：emouse
基于FPGA實現(xiàn)雷達(dá)信號處理和圖像顯示

在船舶交管系統(tǒng)中，雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高，大約要在一個距離單元的時間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實現(xiàn)這些算法雖然精度可以達(dá)到，但是實時性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實現(xiàn)。FPGA在數(shù)字信號處理領(lǐng)域有非常廣闊的應(yīng)用前景，以其優(yōu)良的性能在數(shù)字信號處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現(xiàn)一些函數(shù)和運算。針對以上幾點，本文提出了利用CORDIC算法，基于FPGA來實現(xiàn)雷達(dá)信號處理和圖像顯示的算法研究，用硬件來實現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對數(shù)等基本函數(shù)和運算，把他們設(shè)計成為可重用的IP core，這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調(diào)用，這樣在算法研究中可以節(jié)約大量的時間，在一定程度上降低研究的難度。圍繞雷達(dá)信號處理和圖像顯示，本次課題設(shè)計主要做了如下工作： 1．對CORDIC算法進(jìn)行分析和研究，以及它在雷達(dá)信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實驗結(jié)果進(jìn)行精度和速度分析。 4．對雷達(dá)信號處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5．從實例分析IP core的特點，對算法研究的影響和IP core在雷達(dá)信號處理和圖像顯示中的應(yīng)用。最終在實踐環(huán)節(jié)，成功利用CORDIC算法，在FPGA上實現(xiàn)可重用的IP core，這些IP core能夠以很高的精度實現(xiàn)一些基本函數(shù)和運算，在雷達(dá)信號處理與圖像顯示中起到很大的作用。

標(biāo)簽： FPGA 雷達(dá)信號處理圖像顯示

上傳時間： 2013-07-16

上傳用戶：steele
基于FPGA的雷達(dá)信號偵察數(shù)字接收機(jī)

隨著信號處理技術(shù)的進(jìn)步和電子技術(shù)的發(fā)展，雷達(dá)信號偵察接收機(jī)逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無線電概念的提出，促使雷達(dá)偵察接收機(jī)朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實現(xiàn)寬帶雷達(dá)信號偵察數(shù)字接收機(jī)提供了硬件支持。本文結(jié)合FPGA芯片特點，在前人研究基礎(chǔ)上，從算法和硬件實現(xiàn)兩方面，對雷達(dá)信號偵察數(shù)字接收機(jī)若干關(guān)鍵技術(shù)進(jìn)行了研究和創(chuàng)新，主要研究內(nèi)容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù)，大大提高了基于FPGA的雷達(dá)信號偵察數(shù)字接收機(jī)的設(shè)計效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進(jìn)行了硬件實現(xiàn)，設(shè)計可對600MHz帶寬內(nèi)的輸入信號進(jìn)行實時正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實現(xiàn)方案，并將其在FPGA芯片中進(jìn)行了硬件實現(xiàn)，設(shè)計能夠在一個時鐘周期內(nèi)完成32點并行FFT運算，滿足了數(shù)字信道化接收機(jī)對數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號檢測FPGA實現(xiàn)方案，通過改變FIFO長度改變自相關(guān)運算點數(shù)，實現(xiàn)了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結(jié)果的可靠性。 5)在單通道自相關(guān)信號檢測算法基礎(chǔ)上，提出采用三路并行檢測，每路采用不同的相關(guān)點數(shù)和檢測門限，再綜合考慮三路檢測結(jié)果，得到最終檢測結(jié)果。給出了算法FPGA實現(xiàn)過程，并對設(shè)計進(jìn)行了聯(lián)合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進(jìn)行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進(jìn)行了實現(xiàn)。通過利用FFT運算后的實/虛部最大值進(jìn)行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結(jié)合4)、5)、6)中的研究成果，完成了對雷達(dá)脈沖信號到達(dá)時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內(nèi)實現(xiàn)了一個精簡的雷達(dá)信號偵察數(shù)字接收機(jī)，并在微波暗室中進(jìn)行了測試。

標(biāo)簽： FPGA 雷達(dá)信號數(shù)字接收機(jī)

上傳時間： 2013-06-13

上傳用戶：Divine
雷達(dá)信號處理系統(tǒng)的設(shè)計與FPGA實現(xiàn)

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對雷達(dá)信號處理的設(shè)計與實現(xiàn)，本文在以下兩個方面展開研究：一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達(dá)信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進(jìn)行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實現(xiàn)雷達(dá)信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號處理的FPGA實現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號處理系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：ylwleon