Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。該書本由淺入深的介紹了該技術(shù)的相關(guān)知識(shí)。推薦閱讀。
標(biāo)簽：
VerilogHDL
數(shù)字設(shè)計(jì)
上傳時(shí)間：
2013-05-30
上傳用戶：13081287919
