給出一種實時互鎖式無線搶答手柄的設計應用實例，使無線搶答器的死區時間由通常的40 ms銳減為40 μs。其基本思路是：在每只搶答手柄中增加一片射頻接收模塊和一個電子開關、配以相應的附屬電路，使該電子開關受控于接收模塊輸出信號的有無，并決定手柄中的射頻發射模塊是否通電工作，從而實現各搶答手柄之間的實時互鎖。只有首先被按下搶答按鍵的手柄，才有可能向外發送編碼射頻。持有該手柄的選手即為搶答成功者。
上傳時間： 2013-11-10
上傳用戶：JGR2013
單片射頻收發器nrf905由頻率合成器、接收解調器、功率放大器、晶體振蕩器和調制器等組成, 不需外加聲表濾波器.
上傳時間： 2013-11-19
上傳用戶：ve3344
產品說明： 是 1000M自適應以太網外置電源光纖收發器，可以將 10/100BASE-TX的雙絞線電信號和1000BASE-LX的光信號相互轉換。它將網絡的傳輸距離的極限從銅線的100 米擴展到224/550m（多模光纖）、100公里（單模光纖）。可簡便地實現 HUB、SWITCH、服務器、終端機與遠距離終端機之間的互連。HH-GE-200 系列以太網光纖收發器即插即用，即可單機使用，也可多機集成于同一機箱內使用。
上傳時間： 2013-12-22
上傳用戶：哈哈haha
單片機外接EEPROM的代碼實現
上傳時間： 2013-11-11
上傳用戶：gokk
ARM通訊 H-JTAG 是一款簡單易用的的調試代理軟件，功能和流行的MULTI-ICE 類似。H-JTAG 包括兩個工具軟件：H-JTAG SERVER 和H-FLASHER。其中，H-JTAG SERVER 實現調試代理的功能，而H-FLASHER則實現了FLASH 燒寫的功能。H-JTAG 的基本結構如下圖1-1所示。 H-JTAG支持所有基于ARM7 和ARM9的芯片的調試，并且支持大多數主流的ARM調試軟件，如ADS、RVDS、IAR 和KEIL。通過靈活的接口配置，H-JTAG 可以支持WIGGLER，SDT-JTAG 和用戶自定義的各種JTAG 調試小板。同時，附帶的H-FLASHER 燒寫軟件還支持常用片內片外FLASH 的燒寫。使用H-JTAG，用戶能夠方便的搭建一個簡單易用的ARM 調試開發平臺。H-JTAG 的功能和特定總結如下： 1. 支持 RDI 1.5.0 以及 1.5.1； 2. 支持所有ARM7 以及 ARM9 芯片； 3. 支持 THUMB 以及ARM 指令； 4. 支持 LITTLE-ENDIAN 以及 BIG-ENDIAN； 5. 支持 SEMIHOSTING； 6. 支持 WIGGLER， SDT-JTAG和用戶自定義JTAG調試板； 7. 支持 WINDOWS 9.X/NT/2000/XP； 8．支持常用FLASH 芯片的編程燒寫； 9. 支持LPC2000 和AT91SAM 片內FLASH 的自動下載；
上傳時間： 2014-12-01
上傳用戶：Miyuki
賽靈思spartan6系列FPGA片內資源設計指導
上傳時間： 2013-10-16
上傳用戶：wang0123456789
提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
上傳時間： 2015-01-01
上傳用戶：shizhanincc
在PADS中鍋仔片的制作方法
標簽： PADS
上傳時間： 2013-10-15
上傳用戶：范縝東苑
本文提出了利用PLC控制球面軸承外滾道超精機實現自動磨削功能的見解和方法，給出了控制系統方案及軟、硬件結構的設計思想，對于工業實現相關機床的改造具有較高的應用與參考價值。1 引言以往深溝球面內外套精磨床是采用繼電器進行控制的，控制部分體積龐大，響應時間長，且可靠性不高，經常出現故障，磨床磨削工件的功能單一，有的磨床只能進粗磨，有的磨床只能進行精磨。完成一個成品工件加工，先在粗磨磨床進行粗磨，然后再將其送到精磨磨機進行精磨。基于這種情況，我們采用可編程序控制器對其控制電路進行了技術改造，將兩臺磨床的功能集中到一臺磨床上實現，即粗磨、精磨一次完成。這樣不僅可以減小控制部分體積、增強系統的可靠性，而且提高了系統的利用率，降低了成本，在實際應用中取得了很好的效果，對于工業企業實現相關機床的改造具有較高的應用與參考價值。
上傳時間： 2013-12-11
上傳用戶：huyahui
通用陣列邏輯GAL實現基本門電路的設計 一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構成。GAL芯片必須借助GAL的開發軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來，在功能和結構上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態機、狀態控制及數據處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實現諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現在系統編程，每片ispGAL22V10需要有四個在系統編程引腳，它們是串行數據輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統編程。 ispGAL22V10的內部結構圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數據文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發者一個簡單而有力的工具。
上傳時間： 2013-11-17
上傳用戶：看到了沒有
