亚洲国产精品成人精品,亚洲涩涩av,午夜影院免费在线

外設(shè)接口

PCI總線接口的FPGA實現(xiàn)及應用

本論文重點分析了PCI總線接口的設(shè)計.對PCI總線協(xié)議的分析理解是進行PCI總線接口設(shè)計的前提,而對PCI總線接口的功能分析和結(jié)構(gòu)劃分是設(shè)計的關(guān)鍵.本文在理解協(xié)議的基礎(chǔ)上,對PCI總線接口的整體設(shè)計和子模塊的劃分以及Verilog實現(xiàn)進行了詳細的分析和闡述,并編寫測試激勵程序完成功能仿真,最后通過PCB試驗板進行了測試.我們設(shè)計了DMA控制器作為PCI總線接口板的應用,對DMA的Top層結(jié)構(gòu)和各個子模塊及其與PCI總線的接口等都做了詳細的劃分.論文中FIFO的實現(xiàn)也做了詳細的描述.但由于時間的限制,代碼的編寫和仿真還沒完成.這也是本項目需要進一步完善的地方.

標簽： FPGA PCI 總線接口

上傳時間： 2013-06-12

上傳用戶：lizhizheng88
基于FPGA的DAB信道編碼器輸入接口的設(shè)計與實現(xiàn)

電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業(yè)的發(fā)展，對我國廣播業(yè)開發(fā)技術(shù)、信號的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長的需求。本論文主要分析了現(xiàn)行廣播發(fā)射臺的數(shù)字廣播激勵器輸入接口的不足之處，根據(jù)歐洲ETS300799標準，實現(xiàn)了一種激勵器輸入接口的解決方案，這種方案將復接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標準ETI(NI)的標準碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯編碼，使得信號抗干擾能力大大加強，提高了節(jié)目從演播室到發(fā)射臺的傳輸質(zhì)量，特別是實時直播節(jié)目要求信號質(zhì)量比較好時具有更大的作用。本論文利用校驗位為奇數(shù)個的RS碼，對可檢不可糾的錯誤發(fā)出報警信號，通過其它方法替代原有信號，對音質(zhì)影響不大，節(jié)省了糾正這個錯誤的資源和開發(fā)成本。同時，我們采用FPGA硬件開發(fā)平臺和VHDL硬件描述語言編寫代碼實現(xiàn)硬件功能，而不采用專用芯片實現(xiàn)功能，使得修改電路和升級變得異常方便，大大提高了開發(fā)產(chǎn)品的效率，降低了成本。經(jīng)過軟件仿真和硬件驗證，本系統(tǒng)已經(jīng)基本實現(xiàn)了預想的功能，擴展性較好，硬件資源開銷較小，具有實用價值。

標簽： FPGA DAB 信道編碼器

上傳時間： 2013-07-15

上傳用戶：afeiafei309
基于ARM的熱風爐自動控制系統(tǒng)的接口設(shè)計與實現(xiàn)

礦井加暖系統(tǒng)在礦產(chǎn)、冶金、化工等工業(yè)中具有廣泛的應用。課題組根據(jù)熱效率、壽命、自動化程度等方面存在的問題，經(jīng)過調(diào)查、分析和研究開發(fā)了一套新型礦用環(huán)保熱風爐系統(tǒng)，該系統(tǒng)主要由數(shù)據(jù)采集系統(tǒng)、火焰監(jiān)測系統(tǒng)和主機控制系統(tǒng)三部分組成。數(shù)據(jù)采集系統(tǒng)，要對復雜的現(xiàn)場環(huán)境進行監(jiān)測控制，是整個新型熱風爐自動控制系統(tǒng)的關(guān)鍵。本文設(shè)計的數(shù)據(jù)采集系統(tǒng)由MSP430單片機、模擬量采集(A/D)、模擬量輸出(D/A)、開關(guān)量采集、開關(guān)量輸出、存儲、通信接口及其他輔助電路組成，結(jié)構(gòu)簡單、機構(gòu)可靠性高，使用壽命長，能夠?qū)ο到y(tǒng)的各種現(xiàn)場數(shù)據(jù)進行實時監(jiān)測和控制，對于礦井的安全可靠生產(chǎn)具有重要的意義。

標簽： ARM 熱風爐接口設(shè)計自動控制系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：yph853211
基于ARM核的AHBUSB20接口ASIC設(shè)計

USB2．0接口和基于ARM核的SOC系統(tǒng)的應用已經(jīng)非常廣泛，特別在電子消費類領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計，主要對其中的串行接口引擎(SIE)的設(shè)計進行討論。該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過UTMI接口或ULPI接口的PHY與USB2.0主機端進行通信；另一側(cè)則通過AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個IP核的核心部分，進一步分為四個子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點緩沖模塊)。GLC模塊負責整個IP的復位控制，IP時鐘的開關(guān)提示等；PIE模塊負責處理USB的事務級傳輸，包括組包解包等；SIF模塊負責協(xié)議相關(guān)寄存器組和端點緩沖區(qū)的讀寫，跨時鐘域信號的處理和PIE所需的控制信號的產(chǎn)生；AHB模塊負責IP核與ARM通信和DMA功能的實現(xiàn)。該IP核的軟件設(shè)計遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應的操作。設(shè)計了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過軟件實現(xiàn)常規(guī)數(shù)據(jù)讀寫訪問、內(nèi)部DMA或外部DMA等多種方式的切換。本IP已經(jīng)通過EDA驗證和FPGA測試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實現(xiàn)了多個U盤。這個FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計是正確的。

標簽： AHBUSB ASIC ARM 20

上傳時間： 2013-05-17

上傳用戶：qqoqoqo
基于ARM核的USB2.0AHB接口IP主機端驅(qū)動程序的設(shè)計與實現(xiàn)

本論文以開發(fā)基于ARM核的USB2.0-AHB接口IP此項目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計和開發(fā)一個基于WDM的主機端驅(qū)動程序。開發(fā)該驅(qū)動程序的目的是為了對該IP進行FPGA測試以及配合設(shè)備端驅(qū)動程序的開發(fā)，該驅(qū)動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項主要功能。論文首先介紹了基于WDM的USB驅(qū)動程序設(shè)計原理，其中包括了從結(jié)構(gòu)到通信流對USB主機系統(tǒng)的介紹，編寫WDM驅(qū)動程序的基礎(chǔ)理論(主要介紹了數(shù)個相關(guān)的重要概念、驅(qū)動程序的基本組成)，以及在開發(fā)對Flash操作的例程會使用到的Mass Storage類協(xié)議的簡要介紹。在介紹設(shè)計原理后，論文從總體的系統(tǒng)應用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個方面簡要描述了該IP的系統(tǒng)設(shè)計。接著論文通過分析主機端驅(qū)動程序功能需求，提出了驅(qū)動程序的總體構(gòu)架以及分步式的設(shè)計流程，具體步驟是先實現(xiàn)驅(qū)動程序的正常加載以及基本PnP功能，然后實現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設(shè)計。隨后論文詳細闡述了對上述五項主要功能模塊的設(shè)計；其中對Flash操作例程的設(shè)計是難點，作者通過分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細設(shè)計方案。論文最后簡要介紹了調(diào)試驅(qū)動程序的方法，以及驅(qū)動程序的測試內(nèi)容、部分測試結(jié)果以及測試結(jié)論。本論文研究對象為基于ARM核的USB2.0-AHB接口IP主機端驅(qū)動程序，因為其研究主體是一個基于WDM的主機端驅(qū)動程序，因此有其普遍性；但是它以開發(fā)基于ARM核的USB2.0-AHB接口IP這個項目為依托，其目的是為項目服務，因此它有其特殊性。它是一項既有普遍性又有特殊性的研究。

標簽： ARM 2.0 AHB USB

上傳時間： 2013-05-19

上傳用戶：2007yqing
LPC總線接口UART控制器FPGA實現(xiàn)

隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們在要求設(shè)備性能不斷提升的同時，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過程中，也對各武器裝備都提出了新的要求，特別是針對單兵配備的便攜設(shè)備，對體積、功耗、擴展性的要求更是嚴格。在某手持式設(shè)備的開發(fā)項目中，需要設(shè)計一塊接口板，要求實現(xiàn)高達8個串行口擴展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個手持設(shè)備除了對功能有基本的要求以外，對體積及功耗都提出了極高的要求。針對項目的具體設(shè)計要求，經(jīng)過與傳統(tǒng)設(shè)計方法的比較，決定采用FPGA來實現(xiàn)LPC接口及UART控制器功能。論文的主要目標是完成LPC接口的UART控制在FPGA中的實現(xiàn)。對于各模塊中的關(guān)鍵的功能部分，文中對其實現(xiàn)都進行了詳細的說明。整個設(shè)計全部采用硬件描述語言(HDL)實現(xiàn)，并且采用了分模塊的設(shè)計風格，具有很好的重用性。為了在硬件平臺上驗證設(shè)計，還實做了FPGA驗證平臺，并用C語言編寫了測試程序。經(jīng)過驗證，該方案完全實現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。論文通過采用FPGA作為電路設(shè)計的核心，以一種新的數(shù)字電路設(shè)計方法實現(xiàn)電路功能；旨在通過這種方式，不斷提高設(shè)備的性能并拓展設(shè)計者思想。

標簽： FPGA UART LPC 總線接口

上傳時間： 2013-05-21

上傳用戶：poyao
維修LVDS屏的接口定義

維修LVDS屏的接口定義維修LVDS屏的接口定義

標簽： LVDS 接口定義

上傳時間： 2013-05-31

上傳用戶：362279997
DDS芯片AD9850的工作原理及其與單片機的接口

介紹了美國AD公司采用先進的直接數(shù)字頻率合成(DDS)技術(shù)推出的高集成度頻率合成器AD9850的工作原理、主要特點及其與MCS51單片機的接口,并給出了接口電路圖和部分源程序.

標簽： 9850 DDS AD 芯片

上傳時間： 2013-06-02

上傳用戶：myworkpost
基于FPGA的PCI總線接口設(shè)計

本文研究的主要內(nèi)容是應用可編程器件FPGA來作PCI總線從模塊設(shè)計.文中首先分析了可編程器件在PCI總線產(chǎn)品設(shè)計中的可行性和應用前景,接著對PCI總線協(xié)議作了一個系統(tǒng)的介紹,然后分析了PCI總線從模塊接口電路的結(jié)構(gòu),提出了子電路模塊的具體實現(xiàn)方案,最后在Xilinx ISE開發(fā)環(huán)境下采用Xilinx公司生產(chǎn)Spartan2E系列的器件XC2S300E來設(shè)計接口電路.并設(shè)計了驗證電路板,在PC機主板上對設(shè)計進行功能驗證,驗證結(jié)果表明設(shè)計正確,達到了設(shè)計要求.為今后對PCI總線接口進一步的研究奠定了基礎(chǔ).

標簽： FPGA PCI 總線接口設(shè)計

上傳時間： 2013-04-24

上傳用戶：gxohao
隨機讀寫I2C串行總線接口電路設(shè)計

I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數(shù)據(jù)采集，分析測試結(jié)果。首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進行了總結(jié)，并展望了下一步的工作。

標簽： I2C 隨機讀寫串行總線接口

上傳時間： 2013-06-08

上傳用戶：再見大盤雞