本論文針對6kV/400kW三相異步電動機的中壓變頻器試驗裝置，從分析目前中壓變頻器常用的主回路拓撲入手，詳細闡述并分析了本文研究的單元串聯(lián)型中壓變頻器控制系統(tǒng)。 本文首先從理論上分析了多單元串聯(lián)型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統(tǒng)。通過矢量補償定子壓降，進行轉(zhuǎn)差補償和對電機電流進行限制控制，實現(xiàn)了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。 同時，本文將Siemens公司通用變頻器的時隙、連接紙的概念運用到中壓變頻器控制領(lǐng)域。增加了系統(tǒng)的可變性，自由性和方便性。設計了具有系統(tǒng)組態(tài)功能的模塊化軟件，其中著重對控制軟件中的幾個重要功能進行了分析討論。這些重要功能模塊有：控制字和狀態(tài)字、順序控制、V/f曲線、給定積分器、基于電壓補償?shù)妮敵鲎詣臃€(wěn)壓算法、通訊功能等。 中壓變頻器在實驗室設計為6kV/22kW試驗系統(tǒng)，實際設計為6kV/400kW的變頻系統(tǒng)裝置。本文給出了實驗室調(diào)試結(jié)果及分析。實驗結(jié)果表明，該中壓變頻器能夠安全、穩(wěn)定地運行。
上傳時間： 2013-04-24
上傳用戶：mingaili888
工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當今國內(nèi)外研究的一大熱點。 隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實現(xiàn)。數(shù)字控制的特有優(yōu)點：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實現(xiàn)先進控制等，使得所設計的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當今于開關(guān)電源產(chǎn)品設計的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進行了比較和分析，在前面的基礎上提出了：三相三開關(guān)三電平拓撲結(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設計理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設計方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進行仿真，驗證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設計。對于三相變換器這種復雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實現(xiàn)。一是因為模型難以建立二是即使建立起一個模型，由于電路復雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗證設計方法和設計參數(shù)的正確性。
標簽： DSP 三相 有源功率因數(shù)校正
上傳時間： 2013-05-31
上傳用戶：wengtianzhu
AVR-51多功能實驗開發(fā)板電原理圖。詳細圖解，作板子更簡單
上傳時間： 2013-04-24
上傳用戶：dylutao
本文在分析了嵌入式技術(shù)及控制系統(tǒng)的發(fā)展概況后，首先對現(xiàn)場總線，主要是CAN總線的技術(shù)特點進行了全面的介紹，并重點對CAN總線網(wǎng)絡中數(shù)據(jù)傳輸?shù)膶崟r性問題及改善的方案進行了分析和研究。之后利用嵌入式技術(shù)實現(xiàn)了基于CAN總線的網(wǎng)絡測控系統(tǒng)。該系統(tǒng)的主控節(jié)點，即ARM平臺采用32位的嵌入式處理器AR2M和嵌入式實時操作系統(tǒng)μC/OS-Ⅱ來實現(xiàn)，并在該平臺上完成了系統(tǒng)多任務的建立，包括與底層CAN網(wǎng)絡的通信、液晶顯示輸出和嵌入式Web服務器等。 論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過程、嵌入式技術(shù)及其發(fā)展現(xiàn)狀，并引出了課題的背景和研究意義，給出了主要研究內(nèi)容。第二章著重介紹了CAN現(xiàn)場總線技術(shù)，并對其工作原理和CAN總線系統(tǒng)的實時性進行了分析。第三章論述了CAN總線測控網(wǎng)絡的實現(xiàn)以及CAN測控網(wǎng)絡與Internet集成的必要性，并給出了本文的系統(tǒng)設計方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測控系統(tǒng)的設計與實現(xiàn)，詳細闡述了系統(tǒng)的硬件、軟件設計思路和實現(xiàn)方法。硬件方面，介紹了硬件平臺中的主處理器LPC2292和整個硬件邏輯模塊。軟件設計上實現(xiàn)了μC/OS-Ⅱ?qū)崟r操作系統(tǒng)在ARM7上的移植，并完成了嵌入式系統(tǒng)下多任務的建立。第五章介紹了以QXLPC-Ⅲ過程控制系統(tǒng)為應用對象，進行的實際應用實驗，該實驗對被控過程的部分物理量進行了檢測，驗證了本方案的可行性。第六章對全文進行了總結(jié)，給出了有待進一步研究的問題，并對后續(xù)工作進行了展望。
上傳時間： 2013-06-03
上傳用戶：zttztt2005
隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實時、準確等特點已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優(yōu)點越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時分復用技術(shù)，提出了一種無壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設計方案，并詳細分析方案的設計過程。 系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進行設計，F(xiàn)PGA數(shù)據(jù)處理模塊實現(xiàn)了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數(shù)字信號的復接解復接仿真，同時完成了視頻信號的A/D轉(zhuǎn)換和數(shù)字視頻信號的D/A轉(zhuǎn)換功能，最終實現(xiàn)了八路視頻信號在一根光纖上實時傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發(fā)光接口均符合國家標準，系統(tǒng)具高集成度、靈活性等特點，能廣泛應用于各場合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關(guān)鍵詞：FPGA，光纖傳輸，視頻信號
標簽： FPGA 多路 光纖傳輸系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：zxh1986123
隨著列車自動化控制和現(xiàn)場總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車通信網(wǎng)絡技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應用。TCN協(xié)議將列車通信網(wǎng)絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現(xiàn)對開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實現(xiàn)車載設備的協(xié)同工作和互相交換信息。 本文介紹了國內(nèi)外列車通信網(wǎng)絡的發(fā)展情況和各自優(yōu)勢，分析了MVB一類設備底層協(xié)議。研究利用FPGA實現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實現(xiàn)MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現(xiàn)MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統(tǒng)的移植。在eCos實時操作系統(tǒng)上，完成了驅(qū)動和上層應用程序，包括端口初始化、端口配置、幀收發(fā)指令和報文分析。 為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網(wǎng)絡的最小系統(tǒng)，對網(wǎng)絡進行系統(tǒng)功能測試。測試結(jié)果表明：設計方案正確，達到了設計的預期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設計，為最終的產(chǎn)品設計和生產(chǎn)打下基礎。設計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
無線傳感器網(wǎng)絡（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點組成，這些節(jié)點部署在監(jiān)測區(qū)域內(nèi)通過無線通信方式，形成的一個多跳自組織的網(wǎng)絡。整個網(wǎng)絡的作用是協(xié)作地感知、采集和處理網(wǎng)絡覆蓋區(qū)域中監(jiān)測對象的信息，并發(fā)送給觀察者，可廣泛應用于環(huán)境監(jiān)測、醫(yī)療護理、軍事、商業(yè)等多個領(lǐng)域。 媒體訪問控制（Medium Access Control，MAC）協(xié)議處于無線傳感器網(wǎng)絡協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點間公平有效地共享通信媒介，對傳感器網(wǎng)絡的性能有較大影響。與傳統(tǒng)無線網(wǎng)絡不同，提高能量效率和可擴展性是無線傳感器網(wǎng)絡MAC協(xié)議設計的主要目標。 本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實現(xiàn)。首先介紹了無線傳感器網(wǎng)絡的體系結(jié)構(gòu)、MAC協(xié)議的設計要求以及已有的MAC層協(xié)議，討論了無線傳感器網(wǎng)絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎上，通過NS2平臺對MAC層協(xié)議進行了仿真，研究不同網(wǎng)絡負荷下信道訪問機制的各個參數(shù)對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進行時序仿真驗證，最終下載到自主設計Altera公司的Cyclone開發(fā)板中。 對設計的驗證采取的是由里及外的方式，先對系統(tǒng)主模塊的功能進行驗證，然后下載到與CC2430開發(fā)板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調(diào)試，最終通過測試，驗證了該設計的功能。測試結(jié)果表明，該模塊能滿足無線傳感器網(wǎng)絡低速率應用環(huán)境的需要，具有優(yōu)良的擴展性能，達到了預期的設計目標。
標簽： FPGA MAC 無線傳感器網(wǎng)絡
上傳時間： 2013-06-14
上傳用戶：竺羽翎2222
FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統(tǒng)開發(fā)，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領(lǐng)集成電路設計領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發(fā)技術(shù)日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設計語言，硬件設計語言開始向高級語言發(fā)展。作為一個軟件設計人員，會很容易接受面向?qū)ο蟮恼Z言。現(xiàn)在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節(jié)詳細介紹了軟硬結(jié)合的開發(fā)優(yōu)勢。另外，在第一章中還介紹了知識產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設計與開發(fā)，許多FGPA的開發(fā)公司開始爭奪軟核的開發(fā)市場。 @@ 數(shù)字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設計中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內(nèi)部構(gòu)造，以及這三個通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設計開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對的復雜。本文由于篇幅的問題，只對總的開發(fā)流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態(tài)時序分析進行了詳細的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設計、時序的分析、驗證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設計作為一個開發(fā)范例，從協(xié)議功能的研究到最后的驗證測試，將FPGA 的開發(fā)流程與關(guān)鍵技術(shù)等以實例的方式進行了詳細的論述。在SPI通信協(xié)議的開發(fā)中，不僅對協(xié)議進行了詳細的功能分析，而且對架構(gòu)中的每個模塊的設計都進行了詳細的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時序分析；驗證環(huán)境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
虛擬儀器技術(shù)是以傳感器、信號測量與處理、微型計算機等技術(shù)為基礎而形成的一門綜合應用技術(shù)。目前虛擬儀器大部分是基于PC機，利用PCI等總線技術(shù)傳輸數(shù)據(jù)，數(shù)據(jù)卡插拔不便，便攜性差。隨著嵌入式技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)平臺已經(jīng)應用到各個領(lǐng)域，而市場上的嵌入式虛擬儀器系統(tǒng)還相當少，各種研究工作才剛剛起步，各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學研究中已成為必不可少的部分。因此在我國開發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統(tǒng)發(fā)展趨勢和特點，采用FPGA技術(shù)，進行一種支持多種平臺的高速虛擬儀器系統(tǒng)的設計與研究，并針對高速虛擬儀器系統(tǒng)中的一些技術(shù)難點提出解決方案。首先進行了系統(tǒng)的總體設計，確定了采用FPGA作為系統(tǒng)的控制核心，并選取了Labview作為PC平臺應用程序開發(fā)工具，利用USB2.0接口來進行數(shù)據(jù)傳輸；同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺。隨后進行了各個具體模塊的設計，在硬件方面，分別設計了前端處理電路，ADC電路以及USB接口電路。在軟件方面，進行了FPGA控制程序的設計工作，實現(xiàn)了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面，設計了Labview應用程序，實現(xiàn)了波形顯示和頻譜分析等儀器功能，人機界面良好。在嵌入式平臺上面，進行了WinCE下GPIO驅(qū)動程序設計，并在上層應用程序中調(diào)用驅(qū)動來進行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問題，提出利用多體交叉式存儲器結(jié)構(gòu)的設計方案，并在FPGA內(nèi)對控制程序進行了設計，對其時序進行了仿真。 最后對系統(tǒng)進行了聯(lián)合調(diào)試工作，利用上層軟件對輸入波形進行采集。根據(jù)調(diào)試結(jié)果看，該系統(tǒng)對輸入信號進行了較好的采樣和存儲，還原了波形，達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統(tǒng)，具有性能好、使用靈活，節(jié)省成本等特點，具有較高的研究價值和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：shwjl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
