亚洲三级国产,中文不卡1区2区3区,亚洲欧美日韩综合

多任務(wù)(wù)系統(tǒng)(tǒng)

基于FPGA的多路脈沖時序控制電路設(shè)計與實現(xiàn).rar

在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進(jìn)行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計完成了一款多路脈沖時序控制電路。本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法，以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設(shè)計的技巧與方法，給出了整個系統(tǒng)設(shè)計的原理與實現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實現(xiàn)，并由此設(shè)計了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。該電路工作頻率200MHz，輸出脈沖最小寬度可達(dá)到10ns，最大寬度可達(dá)到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調(diào)，調(diào)節(jié)步長為5ns。

標(biāo)簽： FPGA 多路脈沖

上傳時間： 2013-06-15

上傳用戶：ZJX5201314
多功能EDA仿真/教學(xué)實驗系統(tǒng)

多功能EDA仿真/教學(xué)實驗系統(tǒng)產(chǎn)品簡介北京普立華電子科技有限公司研發(fā)部提供核心模塊-單片機(jī)系統(tǒng)核心模塊－CPLD核心模塊－FP

標(biāo)簽： EDA 多功能仿真教學(xué)實驗系統(tǒng)

上傳時間： 2013-05-26

上傳用戶：rocwangdp
SmartSOPC 多功能教學(xué)實驗開發(fā)平臺

SmartSOPC 多功能教學(xué)實驗開發(fā)平臺――產(chǎn)品特性及技術(shù)參數(shù)概述：SmartSOPC 多功能教學(xué)實驗開發(fā)平臺集眾多種功能于一體，是SOPC

標(biāo)簽： SmartSOPC 多功能教學(xué)實驗開發(fā)平臺

上傳時間： 2013-06-07

上傳用戶：lunshaomo
基于FPGA實現(xiàn)數(shù)控步進(jìn)電機(jī)多軸連動

數(shù)控系統(tǒng)在工礦領(lǐng)域已得到廣泛應(yīng)用，計算機(jī)數(shù)控系統(tǒng)通過對數(shù)字化信息的處理和運算，并轉(zhuǎn)化成脈沖信號，實現(xiàn)對步進(jìn)電機(jī)的控制，進(jìn)而控制數(shù)控機(jī)床動作和零件加工。隨著嵌入式技術(shù)的發(fā)展，我們可以設(shè)計規(guī)模更小，成本更低，功能更特定的嵌入式系統(tǒng)來完成傳統(tǒng)計算機(jī)數(shù)控系統(tǒng)所完成的工作。步進(jìn)電機(jī)以其精度高、控制靈活、定位準(zhǔn)確、起停迅速、工作可靠、能直接接受數(shù)字信號的特點，成為數(shù)控系統(tǒng)中的重要執(zhí)行部件。然而根據(jù)步進(jìn)電機(jī)的特性，必須要采取適當(dāng)而有效的升降速控制策略，特別是在多電機(jī)連動的系統(tǒng)中，對多個電機(jī)連動的速度控制和脈沖分配也很值得研究。在本文中作者將介紹一種三軸連動的速度控制和脈沖分配的優(yōu)化算法，以及其在基于FPGA和ARM配合的高速數(shù)控雕刻機(jī)控制系統(tǒng)中的實現(xiàn)。在本文中還可以看見，為了減小本系統(tǒng)中主控MCU的壓力，作者還將利用FPGA來設(shè)計一個針對多電機(jī)連動的速度控制和脈沖分配優(yōu)化算法的外圍定制控制器。最終實驗結(jié)果表明，作者所提出的優(yōu)化算法及其在本系統(tǒng)的實現(xiàn)方案，完全達(dá)到客戶所提出的高速數(shù)控雕刻機(jī)控制系統(tǒng)的各項設(shè)計性能指標(biāo)。

標(biāo)簽： FPGA 數(shù)控步進(jìn)電機(jī)

上傳時間： 2013-07-02

上傳用戶：dreamboy36
基于DSP/FPGA的多波形數(shù)字脈沖壓縮系統(tǒng)硬件的研究與實現(xiàn)

現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數(shù)字信號處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實現(xiàn)提供了可能。本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(LFM)，非線性調(diào)頻信號(NLFM)和Taylor四相碼信號，且技術(shù)指標(biāo)完全滿足實用系統(tǒng)的設(shè)計要求。本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計高精度數(shù)據(jù)采集電路，為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產(chǎn)生，以實現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM，實現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計輸出板電路，完成數(shù)據(jù)對齊、求模和數(shù)據(jù)向下一級的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。

標(biāo)簽： FPGA DSP 多波形壓縮系統(tǒng)

上傳時間： 2013-06-11

上傳用戶：qq277541717
基于WEB實現(xiàn)FPGA的遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)

　　本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場數(shù)據(jù)采集，并通過串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價值。然后本文重點介紹了該采集系統(tǒng)的硬件設(shè)計原理和軟件設(shè)計框架，實現(xiàn)實時嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計方法，將部分軟件的功能改由硬件實現(xiàn)，從邏輯上大大簡化了嵌入式軟件的設(shè)計。

標(biāo)簽： FPGA WEB 遠(yuǎn)程多路數(shù)據(jù)采集

上傳時間： 2013-04-24

上傳用戶：yaohe123
基于WEB實現(xiàn)FPGA的遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)

　　本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場數(shù)據(jù)采集，并通過串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價值。然后本文重點介紹了該采集系統(tǒng)的硬件設(shè)計原理和軟件設(shè)計框架，實現(xiàn)實時嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計方法，將部分軟件的功能改由硬件實現(xiàn)，從邏輯上大大簡化了嵌入式軟件的設(shè)計。

標(biāo)簽： FPGA WEB 遠(yuǎn)程多路數(shù)據(jù)采集

上傳時間： 2013-05-30

上傳用戶：1193169035
基于多相濾波的寬帶DDC及其FPGA實現(xiàn)

隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個數(shù)量級的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無線電原理出發(fā),從理論推導(dǎo)和計算機(jī)仿真兩方面對該結(jié)構(gòu)進(jìn)行了驗證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計了實驗電路,利用微機(jī)串口,與實驗?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現(xiàn)方法加以驗證和比較.

標(biāo)簽： FPGA DDC 多相濾波寬帶

上傳時間： 2013-07-13

上傳用戶：華華123
24l01 7對1 多機(jī)通信

無線模塊24l01 7對1多機(jī)通信

標(biāo)簽： 24l01 多機(jī)通信

上傳時間： 2013-07-12

上傳用戶：yaohe123
DSP實時多任務(wù)操作系統(tǒng)設(shè)計與實現(xiàn)

DSP實時多任務(wù)操作系統(tǒng)設(shè)計與實現(xiàn)pdf版

標(biāo)簽： DSP 實時多任務(wù) 操作系統(tǒng)設(shè)計

上傳時間： 2013-06-21

上傳用戶：不挑食的老鼠

<li id="eikcs"></li>