欧美日日夜夜,国产精品高颜值在线观看,台湾亚洲精品一区二区tv

多任務(wù)調(diào)度

基于ARM的網(wǎng)絡(luò)型多環(huán)境參數(shù)測控系統(tǒng)的研究

本課題是江蘇省“十一五”工業(yè)攻關(guān)項目“總線化智能多參數(shù)高精度檢測及控制儀表開發(fā)與產(chǎn)業(yè)化(BE2006090)”。本項目要求多環(huán)境參數(shù)測控、多總線接口，選擇具有豐富接口的高速處理器作為本項目的核心。為滿足多參數(shù)測控精度和多網(wǎng)絡(luò)接口通訊可靠性，嵌入式設(shè)計是應(yīng)用系統(tǒng)的理想選擇。本文所研究的多參數(shù)測控裝置是以三星公司生產(chǎn)的32位ARM微處理器S3C2410為核心的嵌入式系統(tǒng)，該系統(tǒng)能實時地獲取水環(huán)境參數(shù)，為水環(huán)境和多總線接口提供基本的數(shù)據(jù)和控制信息。本文詳細地介紹了MODBUS和CAN-BUS總線協(xié)議和通訊原理，闡述了水產(chǎn)養(yǎng)殖幾個重要環(huán)境參數(shù)一溶解氧、溫度、PH值的檢測算法原理、以及傳感器調(diào)理電路和溫度、溶解氧的控制策略，進行了測控系統(tǒng)的硬件架構(gòu)和各個模塊的原理設(shè)計，實現(xiàn)了操作系統(tǒng)的移植，編寫了驅(qū)動程序。在基于QT/E環(huán)境下實現(xiàn)了系統(tǒng)的測控和總線通訊部分上層軟件設(shè)計。提出并實施了系統(tǒng)測試方案，成功地完成了測控系統(tǒng)的硬件、軟件測試、以及通信功能測試和現(xiàn)場在線測試。本論文的研究開發(fā)工作是在實踐的基礎(chǔ)上完成的，實驗結(jié)果證明該系統(tǒng)充分利用了S3C2410芯片提供的資源，具有高性能、低功耗、低成本的優(yōu)點，在各個方面的性能比傳統(tǒng)的水環(huán)境參數(shù)測控系統(tǒng)有很大提高，通過測試實現(xiàn)了預(yù)期的各種功能，完全達到預(yù)期要求。

標簽： ARM 網(wǎng)絡(luò) 環(huán)境參數(shù)

上傳時間： 2013-06-28

上傳用戶：zuozuo1215
基于ARM的遠程數(shù)據(jù)采集終端的研究及實現(xiàn)

隨著嵌入式技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展和應(yīng)用，充分結(jié)合兩種技術(shù)優(yōu)勢的遠程數(shù)據(jù)采集終端正在不斷地被研究和開發(fā)。本文即是此背景下，綜合以往遠程數(shù)據(jù)采集終端的優(yōu)缺點，對基于ARM的遠程數(shù)據(jù)采集智能終端予以研究和實現(xiàn)，該終端具備GPRS和INTERNET兩種接入方式。可通過RS232或A/D模塊采集用戶終端設(shè)備數(shù)據(jù)信息；在GPRS接入方式下使用GPRS無線數(shù)據(jù)終端通過GPRS網(wǎng)絡(luò)接入互聯(lián)網(wǎng)，在INTERNET接入方式下則直接接入互聯(lián)網(wǎng)；接入后則可向遠程控制中心上傳用戶終端據(jù)信息。本文研制的遠程數(shù)據(jù)采集終端可廣泛地應(yīng)用包括環(huán)保數(shù)據(jù)采集在內(nèi)的多種數(shù)據(jù)遠程采集場合。本文主要做了以下研究工作： 1、對硬件資源進行了外圍擴展，對S3C44BOX處理器芯片的外圍硬件進行了擴展設(shè)計，使之具備了滿足使用需求的最小系統(tǒng)硬件資源。包括外圍存儲、LCD、鍵盤、以太網(wǎng)卡和GPRSi匿信模塊等。 2、運用多任務(wù)操作系統(tǒng)可以有效的組織并行任務(wù)的處理，本文對μc/os-Ⅱ操作系統(tǒng)進行了移植，對原有μc/os-Ⅱ操作系統(tǒng)的搶占式調(diào)度機制進行了改造，使之成為整體搶占，局部輪詢的調(diào)度機制；使之較好地滿足了實際要求。 3、無論采用GPRS方式還是INTERNET方式，設(shè)備終端與INTERNET實現(xiàn)通信都必須具備相應(yīng)的協(xié)議。本文實現(xiàn)了TCP/IP有關(guān)網(wǎng)絡(luò)協(xié)議棧的建立，對協(xié)議進行了簡化設(shè)計，實現(xiàn)了兩種方式的接入，滿足了嵌入式終端的要求。 4、為了使終端具備較好的人機交互能力，構(gòu)建了嵌入式圖形界面，實現(xiàn)了LCD圖形顯示和鍵盤輸入控制的交互功能。通過以上工作，建立了一個功能齊全，實時可靠，基于嵌入式系統(tǒng)的遠程數(shù)據(jù)采集終端。

標簽： ARM 遠程數(shù)據(jù) 采集終端

上傳時間： 2013-07-17

上傳用戶：ljmwh2000
基于C8051F330單片機的多路溫濕度測控系統(tǒng)

介紹了一種高速、高性能的單片機C8051F330，該單片機內(nèi)部集成了眾多的功能部件，是真正的混合信號在片系統(tǒng)。本文對單片機的功能和特點做了詳細的介紹，并以一個實際的多路溫濕度測控系統(tǒng)為例，給出

標簽： C8051F330 單片機多路溫濕度測控系統(tǒng)

上傳時間： 2013-07-28

上傳用戶：l254587896
LDPC碼譯碼器FPGA實現(xiàn)研究

LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過程中所涉及的數(shù)據(jù)量龐大，譯碼時序控制復(fù)雜，如何實現(xiàn)LDPC碼譯碼器成為了人們研究的重點。論文以基于FPGA實現(xiàn)LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運算單元的FPGA設(shè)計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復(fù)雜度進行比較論證，選出適合硬件實現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數(shù)值和譯碼量化方案。在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現(xiàn)了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測試。

標簽： LDPC FPGA 譯碼器實現(xiàn)研究

上傳時間： 2013-04-24

上傳用戶：1234567890qqq
基于DDSFPGA的多波形信號源的研究

直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點。本文研究的是一種基于DDS/FPGA的多波形信號源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質(zhì)的關(guān)鍵。本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對DDS輸出信號譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號源的開發(fā)。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設(shè)計可以很方便地應(yīng)用各種抑制雜散信號的方法來提高輸出信號的譜質(zhì)。結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點，本文設(shè)計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設(shè)計的信號源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。

標簽： DDSFPGA 多波形信號源

上傳時間： 2013-07-27

上傳用戶：sc965382896
常模算法的FPGA實現(xiàn)

常模信號是一類非常重要的信號，而專門應(yīng)用于常模信號的常模算法[1]具有復(fù)雜度較低、實現(xiàn)起來比較簡單、對陣列模型的偏差不敏感等顯著的優(yōu)點。因此，常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來，常模算法在多用戶檢測領(lǐng)域[2]的研究越來越受到諸多學(xué)者的關(guān)注。不僅如此，常模算法在其他領(lǐng)域也是備受矚目，如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點。除此之外，常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號，也可應(yīng)用于多模信號[3]等。本文對常模算法在多用戶檢測領(lǐng)域的應(yīng)用以及FPGA[4]實現(xiàn)作了較多的研究工作，共分六章進行闡述。第一章為緒論，介紹了論文相關(guān)背景和本文的結(jié)構(gòu)；第二章首先對常模算法作了理論分析，并改進了傳統(tǒng)的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺上搭建了仿真平臺，分析了常模算法在多用戶檢測中的應(yīng)用；第三章研究了相關(guān)文獻，簡單介紹了FPGA概念及其設(shè)計流程和設(shè)計方法，并對VerilogHDL以及Quartus軟件做了簡要介紹；第四章則詳細介紹了常模算法的FPGA實現(xiàn)，用一種基于統(tǒng)計數(shù)據(jù)的方法確定了數(shù)據(jù)位長及精度，提出了其實現(xiàn)的系統(tǒng)框圖，并詳細闡述了各主要模塊的設(shè)計與實現(xiàn)，同時給出了最后的報告文件以及最高數(shù)據(jù)處理速度；第五章則在MATLAB平臺和QuartuslI的基礎(chǔ)上搭建了一個仿真平臺，借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能，對不同的精度對系統(tǒng)性能的影響做了討論，也統(tǒng)計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結(jié)和對未來的展望。

標簽： FPGA 模算法

上傳時間： 2013-06-23

上傳用戶：hzy5825468
多點無線擴頻通信系統(tǒng)

擴頻通信具有較強的抗干擾、抗偵查和抗衰落能力,可以實現(xiàn)碼分多址,目前廣泛應(yīng)用于通信抗干擾、衛(wèi)星通信、導(dǎo)航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術(shù)的飛速發(fā)展,數(shù)字接收機和軟件無線電也已經(jīng)是現(xiàn)代通信研究的一個熱點。本文正是順應(yīng)這種發(fā)展趨勢,在某工程項目的通信分系統(tǒng)中建立CDMA直接序列擴頻通信系統(tǒng)。本文作者承擔(dān)了多點無線擴頻通信系統(tǒng)的研究,建立了一個完整的仿真系統(tǒng)。提出了適合于本系統(tǒng)的實現(xiàn)算法,同時還建立了基于軟件無線電平臺的系統(tǒng)的全FPGA設(shè)計和實現(xiàn),包括各個模塊的測試和整個系統(tǒng)的聯(lián)合測試。文章的主要內(nèi)容如下： 1.簡述了擴頻通信及軟件無線電的發(fā)展及現(xiàn)狀。 2. 對直擴系統(tǒng)的基本原理和系統(tǒng)中采用的相關(guān)關(guān)鍵技術(shù)進行了闡述。相關(guān)關(guān)鍵技術(shù)包括擴頻碼的研究和選取,擴頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應(yīng)門限的研究。 3.詳細討論了該多點無線通信系統(tǒng)的設(shè)計與實現(xiàn),提出了適合于本系統(tǒng)的算法。首先闡述了系統(tǒng)的總體設(shè)計方案和設(shè)計參數(shù),接著分為物理層和鏈路層詳細闡述了各個模塊的設(shè)計與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結(jié)果圖。仿真結(jié)果證明算法的正確性,仿真性能也能滿足系統(tǒng)設(shè)計的要求。 4.介紹了該多點無線通信系統(tǒng)的硬件平臺與系統(tǒng)調(diào)試。首先介紹了系統(tǒng)的硬件平臺和硬件框圖,介紹了系統(tǒng)的相關(guān)器件及其配置,接著介紹了FPGA的開發(fā)流程、開發(fā)工具、設(shè)計原則及遇到的相關(guān)問題,最后介紹了系統(tǒng)的設(shè)計驗證與性能分析,給出了系統(tǒng)的調(diào)試方案和調(diào)試結(jié)果。本文所討論的多點無線通信系統(tǒng)已經(jīng)在某工程項目的通信分系統(tǒng)中實現(xiàn)。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實用價值。

標簽： 多點無線擴頻通信系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：wzr0701
高吞吐量LDPC碼編碼構(gòu)造及其FPGA實現(xiàn)

低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領(lǐng)域標準中，包括我國的數(shù)字電視地面?zhèn)鬏敇藴省W洲第二代衛(wèi)星數(shù)字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。當今LDPC碼構(gòu)造的主流方向有兩個，分別是結(jié)合準循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現(xiàn)簡單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實現(xiàn)的復(fù)雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗矩陣準循環(huán)移位結(jié)構(gòu)的特點，結(jié)合RU算法，提出了一種新編碼器的設(shè)計方案。基于二次擴展的QC-LDPC碼構(gòu)造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環(huán)移位擴展（CSEx，Cyclic Shift Expansion）實現(xiàn)的。在此基礎(chǔ)上，為了實現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構(gòu)造方法的特點在于，固定循環(huán)移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結(jié)構(gòu)得以精簡；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實現(xiàn)；（偽）隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實現(xiàn)和誤碼性能的一種折中。新編碼器在很大程度上考慮了資源的復(fù)用，使得實現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結(jié)構(gòu)，由原先RU算法的6級降低為4級；為了縮短編碼延時，設(shè)計時安排每一級流水線計算所需的時鐘數(shù)大致相同。這種碼字構(gòu)造和編碼聯(lián)合設(shè)計方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗證。通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實際應(yīng)用中具有很高的價值。目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對應(yīng)的編碼算法，也必將成為信道編碼理論未來的研究重點。

標簽： LDPC FPGA 吞吐量編碼

上傳時間： 2013-07-26

上傳用戶：qoovoop
基于DSPFPGA的H264AVC實時編碼器

H.264/AVC是ITU-T和ISO聯(lián)合推出的新標準，采用了近幾年視頻編碼方面的先進技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標準。本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標，作者負責(zé)系統(tǒng)架構(gòu)設(shè)計，軟硬件劃分以及部分模塊的硬件算法設(shè)計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估，算法特點的分析，同時考慮到編碼器系統(tǒng)的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復(fù)雜耗時的模塊一運動估計模塊，設(shè)計相應(yīng)的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測，可以改善運動補償精度，提高圖像質(zhì)量和編碼效率，但同時也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計專門的硬件加速引擎。本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設(shè)計與實現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺，完成了對整個設(shè)計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化，從而使工作頻率最終達到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。

標簽： DSPFPGA H264 264 AVC

上傳時間： 2013-07-24

上傳用戶：sn2080395
基于DSP和FPGA的CDMA多用戶檢測技術(shù)

隨著社會的進步及移動用戶的迅猛增長，第三代移動通信越來越受到各界的重視。多用戶檢測技術(shù)是第三代移動通信中重要的技術(shù)之一；常規(guī)CDMA接收機采用匹配濾波器的結(jié)構(gòu)，但是這種結(jié)構(gòu)的接收機并沒有考慮到信道中多址干擾的存在，使彼此間影響減少來提高系統(tǒng)容量；而功控的方法也沒有從接收信號中真正去除多址干擾，只能緩解這種矛盾，不能從根本上解決問題。要想真正消除干擾，大幅度提高系統(tǒng)容量，必須通過多址對消和多用戶檢測技術(shù)。本文首先介紹了CDMA的基本原理和多用戶檢測的基本原理。然后重點介紹和分析各種多用戶檢測的原理，然后依據(jù)多用戶檢測的四個技術(shù)指標對各種多用戶檢測的方法進行比較，從中選擇實現(xiàn)簡單，性能優(yōu)越的解相關(guān)檢測器來作為實現(xiàn)的標的算法。然后，本文重點研究分析解相關(guān)檢測器的原理，給出了實現(xiàn)解相關(guān)檢測器的系統(tǒng)設(shè)計的流程，其中包括硬件電路的搭建和軟件實現(xiàn)的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來完成。軟件部分主要采用C語言來完成。本文系統(tǒng)研究了多用戶檢測技術(shù)，并實現(xiàn)了解相關(guān)算法，在理論研究和實際應(yīng)用方面都有一定的價值。

標簽： CDMA FPGA DSP 多用

上傳時間： 2013-07-29

上傳用戶：anpa

<cite id="ui2y8"></cite>