多層權(quán)核k均值算法，原作者Yuqiang Guan，現(xiàn)在將他共享，與大家共同學(xué)習(xí)！
上傳時(shí)間： 2015-12-14
上傳用戶：zl5712176
大多數(shù)現(xiàn)在的PCL打印機(jī)驅(qū)動(dòng)程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發(fā)送到打印機(jī)進(jìn)行打印，因?yàn)檫@樣一方面可以減少發(fā)送給打印機(jī)的數(shù)據(jù)量，一方面可以極大的簡(jiǎn)化驅(qū)動(dòng)程序的開(kāi)發(fā)。而在打印機(jī)內(nèi)部，這些JPEG文件又被解碼成BMP文件進(jìn)行進(jìn)一步的處理。采用這種方式工作的打印機(jī)JPEG解碼的工作占據(jù)了其CPU時(shí)間的一半以上，所以JPEG文件解碼引擎是打印機(jī)的核心之一，提高JPEG的解碼速度對(duì)于提高打印機(jī)的處理能力至關(guān)重要。 同時(shí)，JPEG文件解碼工作是一個(gè)計(jì)算密集型的作業(yè)，主要有兩個(gè)辦法提高它的速度：一個(gè)是設(shè)計(jì)更高效的算法，一個(gè)是采用性能更加強(qiáng)勁的CPU設(shè)備。在單核CPU的嵌入式環(huán)境中，JPEG編解碼速度已經(jīng)幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現(xiàn)，為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺(tái)，采用ARM11 MPCore4核處理器，針對(duì)PCL，XL打印機(jī)控制語(yǔ)言的JPEG文件解碼設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)高速引擎，主要內(nèi)容為： 分析和解碼PCL，XL文件，提取出其中的JPEG文件。 對(duì)JPEG文件實(shí)現(xiàn)并行化解碼，在多個(gè)處理器核上并行處理，并針對(duì)多核處理器構(gòu)架進(jìn)行內(nèi)存讀取等方面的優(yōu)化。 針對(duì)多核處理器的特點(diǎn)和優(yōu)勢(shì)，設(shè)計(jì)和實(shí)現(xiàn)多線程調(diào)度算法。 總結(jié)和提取數(shù)據(jù)，分析多核處理器相對(duì)于單核處理器的性能提升。 另外，為便于讀者理解，文中簡(jiǎn)要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關(guān)的一些概念。
上傳時(shí)間： 2013-06-16
上傳用戶：scorpion
使用多個(gè)NI PXI機(jī)箱和各種具有模擬和數(shù)字I/O端口的NI 模塊、ARINC-429硬件，集成在微軟Windows平臺(tái)上開(kāi)發(fā)的高效LabVIEW和LabVIEW 實(shí)時(shí)模塊，以及由反射內(nèi)存卡和TCP/IP組成網(wǎng)絡(luò)的PXI節(jié)點(diǎn)。 "PXI、LabVIEW和LabVIEW實(shí)時(shí)模塊是成功的關(guān)鍵因素。它們使我們創(chuàng)建了靈活的、高吞吐量而且低延時(shí)的半實(shí)物系統(tǒng)，同時(shí)節(jié)省了20萬(wàn)美元的實(shí)現(xiàn)成本和幾個(gè)月的開(kāi)發(fā)時(shí)間。
標(biāo)簽： labview
上傳時(shí)間： 2022-06-22
上傳用戶：
FPGA開(kāi)發(fā)全攻略-工程師創(chuàng)新設(shè)計(jì)寶典-基礎(chǔ)篇+技巧篇-200頁(yè)第一章、為什么工程師要掌握FPGA開(kāi)發(fā)知識(shí)？作者：張國(guó)斌、田耘2008 年年初，某著名嵌入式系統(tǒng)IT 公司為了幫助其產(chǎn)品售后工程師和在線技術(shù)支持工程師更好的理解其產(chǎn)品，舉行了ASIC/FPGA 基礎(chǔ)專場(chǎng)培訓(xùn)．由于后者因?yàn)楸Ｃ苤贫榷荒芙佑|到板級(jí)電路圖和LAYOUT，同時(shí)因ASIC/FPGA 都是典型的SoC 應(yīng)用，通常只是將ASIC/FPGA 當(dāng)作黑盒來(lái)理解，其猜測(cè)性讀圖造成公司與外部及公司內(nèi)部大量的無(wú)效溝通．培訓(xùn)結(jié)束后, 參與者紛紛表示ASIC/FPGA 的白盒式剖析極大提高了對(duì)產(chǎn)品的理解，有效解決了合作伙伴和客戶端理解偏異性問(wèn)題，參加培訓(xùn)的工程師小L 表示：“FPGA 同時(shí)擁有強(qiáng)大的處理功能和完全的設(shè)計(jì)自由度，以致于它的行業(yè)對(duì)手ASIC 的設(shè)計(jì)者在做wafer fabrication 之前, 也大量使用FPGA 來(lái)做整個(gè)系統(tǒng)的板級(jí)仿真，學(xué)習(xí)FPGA 開(kāi)發(fā)知識(shí)不但提升了我們的服務(wù)質(zhì)量從個(gè)人角度講也提升了自己的價(jià)值。”實(shí)際上，小L 只是中國(guó)數(shù)十萬(wàn)FPGA 開(kāi)發(fā)工程師中一個(gè)縮影，目前，隨著FPGA 從可編程邏輯芯片升級(jí)為可編程系統(tǒng)級(jí)芯片，其在電路中的角色已經(jīng)從最初的邏輯膠合延伸到數(shù)字信號(hào)處理、接口、高密度運(yùn)算等更廣闊的范圍，應(yīng)用領(lǐng)域也從通信延伸到消費(fèi)電子、汽車(chē)電子、工業(yè)控制、醫(yī)療電子等更多領(lǐng)域，現(xiàn)在，大批其他領(lǐng)域的工程師也像小L 一樣加入到FPGA 學(xué)習(xí)應(yīng)用大軍中。未來(lái)，隨著FPGA 把更多的硬核如PowerPC? 處理器等集成進(jìn)來(lái)，以及采用新的工藝將存儲(chǔ)單元集成，F(xiàn)PGA 越來(lái)越成為一種融合處理、存儲(chǔ)、接口于一體的超級(jí)芯片，“FPGA 會(huì)成為一種板級(jí)芯片，未來(lái)的電子產(chǎn)品可以通過(guò)配置FPGA 來(lái)實(shí)現(xiàn)功能的升級(jí)，實(shí)際上，某些通信設(shè)備廠商已經(jīng)在嘗試這樣做了。”賽靈思公司全球資深副總裁湯立人這樣指出。可以想象，未來(lái)，F(xiàn)PGA 開(kāi)發(fā)能力對(duì)工程師而言將成為類似C 語(yǔ)言的基礎(chǔ)能力之一，面對(duì)這樣的發(fā)展趨勢(shì)，你還能簡(jiǎn)單地將FPGA 當(dāng)成一種邏輯器件嗎？還能對(duì)FPGA 的發(fā)展無(wú)動(dòng)于衷嗎？電子
標(biāo)簽： fpga
上傳時(shí)間： 2022-04-30
上傳用戶：fliang
當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來(lái)越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無(wú)法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲(chǔ)器訪問(wèn))技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實(shí)時(shí)性和準(zhǔn)確性的要求。 本文以EDA工具、硬件描述語(yǔ)言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計(jì)DMA控制器的總體結(jié)構(gòu)。在通道檢測(cè)模塊中，解決了信號(hào)抗干擾和請(qǐng)求信號(hào)撤銷問(wèn)題，并提出并行通道檢測(cè)算法；在優(yōu)先級(jí)管理模塊中提出了動(dòng)態(tài)優(yōu)先級(jí)端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計(jì)思想設(shè)計(jì)多個(gè)通道的數(shù)據(jù)傳輸。通過(guò)各模塊問(wèn)題的解決及新方法的采用，最終設(shè)計(jì)出基于FPGA的多通道DMA控制器的IP軟核。實(shí)驗(yàn)仿真結(jié)果表明，本控制器傳輸速度較快，主頻達(dá)100MHz以上，且工作穩(wěn)定。
上傳時(shí)間： 2013-05-16
上傳用戶：希醬大魔王
針對(duì)實(shí)際應(yīng)用中電子戰(zhàn)設(shè)備對(duì)雷達(dá)信號(hào)分選的實(shí)時(shí)性要求，在分析了序列差直方圖算法和多核DSP任務(wù)并行模式的基礎(chǔ)上，設(shè)計(jì)了基于TMS320C6678的八核DSP雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)信號(hào)進(jìn)行分選。實(shí)驗(yàn)結(jié)果表明：該電路可對(duì)常規(guī)雷達(dá)信號(hào)實(shí)現(xiàn)快速分選，并且分選效果良好，系統(tǒng)可靠性高。
標(biāo)簽： SDIF DSP 多核 雷達(dá)信號(hào)分選
上傳時(shí)間： 2013-10-16
上傳用戶：攏共湖塘
基于實(shí)現(xiàn)目標(biāo)探測(cè)識(shí)別以及高精度目標(biāo)信息測(cè)量等復(fù)雜處理算法的目的，采用單片多核DSP TMS320C6678構(gòu)成彈載高速多任務(wù)實(shí)時(shí)嵌入式處理平臺(tái)，通過(guò)數(shù)據(jù)流處理模式的并行軟件設(shè)計(jì)方法，將系統(tǒng)處理任務(wù)均衡分配到各處理器內(nèi)核，以實(shí)現(xiàn)實(shí)時(shí)并行處理，提升彈載信息處理系統(tǒng)的功能和性能。開(kāi)展基于多核處理器的并行軟件研制、充分發(fā)揮多核處理能力將成為彈載嵌入式系統(tǒng)軟件設(shè)計(jì)的新課題。
標(biāo)簽： 多核處理器 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：璇珠官人
利用NiosII多核處理器，提出了基于Internet的實(shí)時(shí)路況查詢系統(tǒng)和智能車(chē)載終端。通過(guò)配置雙NiosII軟核，改善了MCU處理速度不高、外設(shè)資源有限、接口配置繁瑣、硬件設(shè)計(jì)和軟件設(shè)計(jì)編程復(fù)雜等問(wèn)題，將大量控制以及對(duì)多種外設(shè)訪問(wèn)的工作進(jìn)行了合理分配。既具有普通導(dǎo)航設(shè)備的方便實(shí)用性，又能通過(guò)無(wú)線通訊及Internet與后臺(tái)服務(wù)器連接，獲取道路擁堵情況、停車(chē)場(chǎng)車(chē)位情況等動(dòng)態(tài)實(shí)時(shí)信息，同時(shí)可作為智能交通的車(chē)載前端。
標(biāo)簽： NiosII 多核 智能交通 車(chē)載終端
上傳時(shí)間： 2014-12-30
上傳用戶：superman111
本次會(huì)議，我們將討論加入下一代多核軟件開(kāi)發(fā)包(SDK)的多個(gè)創(chuàng)新技術(shù)，包括簡(jiǎn)潔、高可用API集的新基礎(chǔ)庫(kù)(FLIB)；重構(gòu)的Netcomm軟件庫(kù)；支持SEC IP模塊以實(shí)現(xiàn)安全功能的新使能工具；具有參考應(yīng)用的用戶空間DPAA (USDPAA)；新型虛擬化技術(shù)，包括現(xiàn)有Topaz+基于Kernel的虛擬機(jī)(KVM) ，用以優(yōu)化用戶空間的嵌入式容器支持；及非對(duì)稱多處理框架等。 本會(huì)是Multicore Expert系列的一部分，機(jī)會(huì)不容錯(cuò)過(guò)。
標(biāo)簽： Multicore Expert 2.0 飛思卡爾
上傳時(shí)間： 2013-11-02
上傳用戶：wojiaohs
隨著多核平臺(tái)在嵌入式市場(chǎng)的激增，從傳統(tǒng)堆棧到多核堆棧的遷移已成標(biāo)準(zhǔn)任務(wù)。但它本身引發(fā)了如何有效挖掘多核功能的一些挑戰(zhàn)。部分需要解決的問(wèn)題包括：調(diào)試、有效線程處理及避免出現(xiàn)死鎖情況、性能和時(shí)間造成的延遲問(wèn)題、多個(gè)CPU之間共享系統(tǒng)資源的問(wèn)題、緩存一致性問(wèn)題、OS角色問(wèn)題（不同CPU之間的線程及中斷遷移）等。本會(huì)議將具體討論這些挑戰(zhàn)并且針對(duì)如何應(yīng)對(duì)這些挑戰(zhàn)提供相應(yīng)的建議。此外，我們還將討論現(xiàn)有的調(diào)試技術(shù)、工具和方法論。
上傳時(shí)間： 2013-12-26
上傳用戶：wxnumen
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<bdo id="cymwq"></bdo>