現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
數字圖像通信的最廣泛的應用就是數字電視廣播系統，與以往的模擬電視業務相比，數字電視在節省頻譜資源、提高節目質量方面帶來了一場新的革命，而與此對應的DVB（Digital Video Broadcasting）標準的建立更是加速了數字電視廣播系統的大規模應用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進行打包形成TS流（transport stream），進行多個傳輸流復用，最后通過不同媒介進行傳輸。在DVB標準的傳輸系統中，無論是衛星傳輸，電纜傳輸還是地面傳輸，為了保障圖像質量，使數字節目在傳輸過程中避免出現因受到各種信道噪聲干擾而出現失真的現象，都采用了信道編碼的方式來保護傳輸數據。信道編碼是數字通信系統中一個必需的、重要的環節。 信道編碼設計方案的優劣決定了DVB系統的成功與否，本文重點研究了DVB系統中的信道編碼算法及其FPGA實現方案，主要進行了如下幾項工作： 1）介紹了DVB系統信道編碼的基本概念及特點，深入研究了DVB標準中信道編碼部分的關鍵技術，并針對每個信道編碼模塊進行工作原理分析、算法分析。 2）根據DVB信道編碼的特點，重點對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現算法進行了比較詳細的分析，并闡述了每個模塊及QPSK調制的設計方案及實現模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數乘法器的特點，對編碼器進行了優化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現起來更為簡單且節省了FPGA器件內部資源。 4）設計以Altera公司的QuartusⅡ為開發平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調制的硬件實現，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統設計中減少毛刺的方法，使系統更為穩定。最終的系統仿真結果表明該系統工作穩定，達到了DVB系統信道編碼設計的要求。
上傳時間： 2013-06-26
上傳用戶：allen-zhao123
虛擬儀器技術是以傳感器、信號測量與處理、微型計算機等技術為基礎而形成的一門綜合應用技術。目前虛擬儀器大部分是基于PC機，利用PCI等總線技術傳輸數據，數據卡插拔不便，便攜性差。隨著嵌入式技術的飛速發展，嵌入式系統平臺已經應用到各個領域，而市場上的嵌入式虛擬儀器系統還相當少，各種研究工作才剛剛起步，各種高性能的虛擬儀器和處理系統在現代工業控制和科學研究中已成為必不可少的部分。因此在我國開發具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統發展趨勢和特點，采用FPGA技術，進行一種支持多種平臺的高速虛擬儀器系統的設計與研究，并針對高速虛擬儀器系統中的一些技術難點提出解決方案。首先進行了系統的總體設計，確定了采用FPGA作為系統的控制核心，并選取了Labview作為PC平臺應用程序開發工具，利用USB2.0接口來進行數據傳輸；同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統硬軟件平臺。隨后進行了各個具體模塊的設計，在硬件方面，分別設計了前端處理電路，ADC電路以及USB接口電路。在軟件方面，進行了FPGA控制程序的設計工作，實現了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面，設計了Labview應用程序，實現了波形顯示和頻譜分析等儀器功能，人機界面良好。在嵌入式平臺上面，進行了WinCE下GPIO驅動程序設計，并在上層應用程序中調用驅動來進行數據的讀取。為了解決高速ADC與數據緩存器的速度不匹配的問題，提出利用多體交叉式存儲器結構的設計方案，并在FPGA內對控制程序進行了設計，對其時序進行了仿真。 最后對系統進行了聯合調試工作，利用上層軟件對輸入波形進行采集。根據調試結果看，該系統對輸入信號進行了較好的采樣和存儲，還原了波形，達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統，具有性能好、使用靈活，節省成本等特點，具有較高的研究價值和現實意義。
上傳時間： 2013-04-24
上傳用戶：shwjl
現代數字信號處理對實時性提出了很高的要求，當最快的數字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數目，或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展，具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先，針對圖像聲納實時性的要求和FPGA片內資源的限制，設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優化和改進措施。 其次，分析了具有相同結構的數字濾波和相關運算的特點，采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA)，將乘法運算轉化為FPGA易于實現的查表和移位累加操作，顯著提高了運算效率。此外，還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后，完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明，本論文所有算法均達到了設計要求。
上傳時間： 2013-06-09
上傳用戶：zgu489
由于移動環境的復雜性，無線信號在發送傳輸和接收過程中有很明顯的衰落現象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術，Rake接收機在CDMA移動通信系統中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優頻率利用率以及CDMA的多址和頻率分集，且系統容量和抗符號間干擾性能明顯優于傳統的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統，介紹了其Rake接收機工作原理和設計思想，進行了理論仿真并用FPGA予以實現。 @@ 本文首先介紹了移動通信系統的發展歷史以及OFDM和CDMA技術原理，并描述了OFDM和CDMA結合的三種系統（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機就是通過多個相關接收器接收多徑信號中各路信號，通過信道估計和信道補償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統的可靠性；在此基礎上，論文提出了一種多載波擴頻通信系統的實現方案，并詳細介紹了其Rake接收機實現原理，給出了最大比合并時各種分徑數目下系統誤碼率的仿真圖；最后介紹了此方案中Rake接收機的FPGA硬件實現設計方案及其系統 測試結果。@@ 仿真結果顯示出隨著分集徑數的增加，系統的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著，且在多載波CDMA系統中其分集效果更好，實現相對簡單。最終Rake接收機的FPGA實現結果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關鍵詞：多載波擴頻通信，CDMA，Rake接收機，FPGA
上傳時間： 2013-07-25
上傳用戶：axxsa
隨著人們對數字電視和數字視頻信息的需求越來越大，數字電視廣播在中國迅速的發展起來。近幾年，數字電視傳輸系統技術逐漸成熟，數字電視地面廣播（DTTB）傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯合研究的，具有自主知識產權的數字地面電視傳輸標準。DTTB系統標準的研究與仿真，具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數字電視廣播標準中平方根升余弦（SRRC）濾波器（滾降系數為0．05）的結構設計，介紹了一種適合在FPGA中實現的高階高速FIR濾波器的并行流水線結構。在本設計中，以CSD數優化濾波器系數，并運用簡化加法器圖（Reduced Adder Graph，RAG）算法進行改進，最后采用并行處理的轉置型流水線結構實現。 @@ 接著研究數字電視地面傳輸標準采用的傳輸技術-OFDM的基本概念和技術特點，并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結構以及相關原理。 @@ 最后，本文針對OFDM調制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域導頻的采樣率相同，以達到較好的同步性能，采用了3780個正交子載波的設計方案。在實現過程中，分析比較了多種算法的計算復雜性，設計出在硬件實現復雜度上進行優化的3780點FFT處理器的數據流流水線算法。之后，通過定點仿真比較各模塊輸出的動態范圍和概率分布，設計出定點字長的優化方案，并分析計算了這一處理器的輸出信噪比與內部各模塊字長的關系，進一步降低了硬件實現復雜性。 @@關鍵字：數字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復用調制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時間： 2013-04-24
上傳用戶：mdrd3080
人臉自動識別技術是模式識別、圖像處理等學科的一個最熱門研究課題之一。隨著社會的發展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術作為各種生物識別技術中最重要的方法之一，已經越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細分析了智能人臉識別算法原理，發展概況和前景，包括人臉檢測算法，人眼定位算法，預處理算法，PCA和ICA 算法，詳細分析了項目情況，系統劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴格按照FPGA代碼風格進行了RTL 硬件建模，并對C++算法進行了優化處理，通過仿真與軟件算法結果進行比對，評估誤差，最后在VirtexII Pro FPGA 上進行了綜合實現。 主要研究內容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統資源進行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進行了研究和調試，對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較，RTL 設計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進行同步比較測試，使每步算法對應正確的結果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設計和調試進度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預處理，識別算法分別進行了比較研究，選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現優異。人眼定位采用小塊合并算法，因為它具有快速，準確，弱時實的特點。預處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進行算法的RTL 建模，在C++算法的基礎上，保證原來效果的前提下，根據FPGA 硬件特點對算法進行了優化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數據，預處理算法在C++算法的基礎上進行了優化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現時可以根據系統要求，在FPGA的ip 核和自己設計的模塊之間選擇性能更好的一個來調用，FIFO的設計提供同步和異步時鐘域的數據緩存。設計在ISE和VC++軟件平臺同時進行，隨時對verilog和C++數據進行監測和比對。全部設計模塊通過仿真，達到預定的性能要求，并在FPGA 上綜合實現。
上傳時間： 2013-07-13
上傳用戶：李夢晗
隨著人們對于高速無線數據業務的急切需求以及新的無線通信技術的發展，頻譜資源匱乏問題日益嚴重。無線頻譜的緊缺已經成為限制無線通信與服務應用持續發展的瓶頸。認知無線電技術(Cognitive Radio)改變了傳統的固定頻譜分配方式，它以頻譜利用的高效性為目標，允許非授權用戶擇機利用授權用戶的頻譜空洞傳輸數據，以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術。本文的目標是在基于FPGA+DSP的系統硬件平臺上，以軟件編程的方式實現認知無線電數據傳輸的功能。 軟件無線電是實現認知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關鍵技術途徑，對多速率信號處理中的內插和抽取、帶通采樣、數字下變頻、濾波等技術進行了分析與探討，為設計多速率調制解調系統提供了理論基礎。然后針對軟件無線電的要求給出了基于FPFA+DSP的系統設計硬件框圖，并對其中的部分硬件(FPGA、AD9857、AD9235)做了簡要的描述并給出其初始化過程。在理解基本概念和原理的基礎上，詳細論述了在系統硬件設計平臺上實現的π/4-DQPSK、8PSK、16QAM調制解調技術。本文給出了調制解調系統實現方案中的各個功能模塊(差分編、解碼，加同步頭、內插和成形濾波，下變頻，系統同步等)具體的設計方案和通過硬件編程實現了板級的仿真和最后的硬件實現，并對其中得到的數據進行分析，進一步驗證方案的可行性。最后介紹了通信板同頻譜感知板協同工作原理，依據頻譜感知板獲取的各個信道狀況自適應的選擇π/4-DQPSK、8PSK、16QAM調制解調方式并在FPGA上實現了其中部分功能。
上傳時間： 2013-05-30
上傳用戶：fywz
這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關例程
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
信息安全在當今的社會生產生活中已經被廣為關注，對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對數據進行處理。硬件加密設備如加密狗和加密卡已經廣泛地應用于信息加密領域當中。 但是加密卡和加密狗因為采用的是多芯片結構，即采用獨立的USB通信芯片和獨立的加密芯片來分別實現數據的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進行數據竊聽的話，很輕易地就可以獲得未加密的明文數據。作者提出了一種新的基于單芯片實現的USB加密接口芯片的構想，采用一塊芯片實現數據的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和AES加密算法。該加密芯片可以實現與主機的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。 根據設計思想，課題研究并設計了USB2.0加密接口芯片的總體硬件架構，設計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數據處理單元匹配以及速度匹配問題，本文設計了AESUSB緩沖器，優化了AES有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實現了USB2.0加密接口芯片的功能，并在此基礎之上對加密芯片的通信和加密性能進行了測試和驗證。
上傳時間： 2013-05-24
上傳用戶：黃華強
