国产亚洲综合性久久久影院,国产日本一区二区三区,国产乱码精品一区二区亚洲

多模光纖

Multisim仿真Multisim數(shù)電模電仿真實(shí)例源碼100例

Multisim仿真Multisim數(shù)電模電仿真實(shí)例源碼100例,08數(shù)控本二 07.ms1010-10-4串聯(lián)型直流穩(wěn)壓電路(2).ms724小時(shí)時(shí)鐘（full）改.ms104位數(shù)字頻率計(jì).ms10559.ms10ADC電壓顯示1.ms12BIN2BCD電路.ms10FM解調(diào).ms14FM解調(diào).ms14 (Security copy)LED調(diào)光電路.pdsprjLM324簡(jiǎn)-易-電-子-琴-.ms10MC1496應(yīng)用2.ms10Multisim 13.0仿真OP07CP兩級(jí)放大.rarMUltisim 仿真作品集.zipOCL功率放大器電路.ms12OP07CP兩級(jí)差動(dòng)放大.ms13TL494 5V DC-DC.ms14UC3843升壓控制電路.ms14UC3843芯片的DC-DC升壓電路.ms14XUNKE936防靜電焊臺(tái)電路圖.ms12zhongji電路.ms10三極管單按鈕開(kāi)關(guān)電路.ms10三極管線性穩(wěn)壓電路.ms10三相電源錯(cuò)相、斷相保護(hù)電路.ms10乘法器.ms14交流電源防盜報(bào)警器.ms14交通信號(hào)燈_X.ms12交通燈（74LS163、74LS153、74LS74）.ms13倒計(jì)時(shí)定時(shí)器 (1).ms10倒計(jì)時(shí)定時(shí)器.ms10倒計(jì)時(shí)定時(shí)器A【74LS161 74LS192】.ms10六路20秒聲光顯示計(jì)分搶答器.ms14減法.ms12四種波形發(fā)生器-741.ms14四路20秒聲光顯示計(jì)分搶答器.ms14四路帶計(jì)分系統(tǒng)搶答器.rar四路流水燈.ms10四階帶通濾波.ms14四階帶通濾波.ms14 (Security copy)多色流水燈.ms10字發(fā)生+共陽(yáng)數(shù)碼管顯示電路.ms10小信號(hào)放大電路.ms10差分比例電路+比例放大.ms14搶答器 (1).ms10搶答器.ms10數(shù)字時(shí)鐘設(shè)計(jì)2.ms12數(shù)字電子鐘仿真電路圖.ms10數(shù)字電子鐘仿真電路圖2X.ms10數(shù)字鐘X.ms10數(shù)字頻率計(jì)(帶量程).ms14數(shù)字頻率計(jì).ms10李薩如圖.ms10模擬打兵乓球電路.ms10汽車尾燈控制電路2.ms10汽車尾燈顯示控制電路.ms10汽車指示燈設(shè)計(jì)孫昱.docx混沌電路.ms10火災(zāi)報(bào)警.jpg電容測(cè)量電路.ms10電機(jī)正反轉(zhuǎn)接觸器應(yīng)用.ms12電路2.ms10電路3.ms10電風(fēng)扇.ms10簡(jiǎn)易洗衣機(jī).ms10簡(jiǎn)易洗衣機(jī)2.ms10簡(jiǎn)易洗衣機(jī)2當(dāng).ms14籃球30秒計(jì)時(shí)器_X.ms13設(shè)計(jì)1.ms14設(shè)計(jì)2.ms14設(shè)計(jì)2.ms14 (Security copy)設(shè)計(jì)201405292100八路搶答器.ms10設(shè)計(jì)201405301500骰子模擬電路.ms10設(shè)計(jì)201406252300多色流水燈.ms10設(shè)計(jì)21.ms14設(shè)計(jì)3.ms14設(shè)計(jì)3.ms14 (Security copy)路燈節(jié)能控制.ms10輸出電壓可調(diào)的穩(wěn)壓源.ms14輸出電壓可調(diào)的穩(wěn)壓源.ms14 (Security copy)鎖相環(huán).ms7音量控制電路.ms10音頻IRF610耳放.ms13音頻功率放大器.ms14

標(biāo)簽： multisim

上傳時(shí)間： 2021-12-12

上傳用戶：
基于STM LED7708多通道LED驅(qū)動(dòng)器的大型LCD面板背光方案

基于STM LED7708多通道LED驅(qū)動(dòng)器的大型LCD面板背光方案

標(biāo)簽： led驅(qū)動(dòng)器 lcd面板

上傳時(shí)間： 2022-01-24

上傳用戶：
鎖模激光的相干多普勒激光雷達(dá)研究

這是一篇哈爾濱工業(yè)大學(xué)2012年物理電子學(xué)工學(xué)博士的畢業(yè)論文。相干多普勒激光雷達(dá)是測(cè)量遙感風(fēng)場(chǎng)和運(yùn)動(dòng)目標(biāo)速度的有力工具。相干多普勒激光雷達(dá)的發(fā)射源普遍使用單縱模激光器，而鎖模激光所具有的寬頻譜、窄脈寬、高峰值功率等特性使其在作為相干激光雷達(dá)發(fā)射源方面具有潛在的應(yīng)用價(jià)值。本文從理論上和實(shí)驗(yàn)上對(duì)基于鎖模激光的相干多普勒激光雷達(dá)進(jìn)行了研究。理論上，在單頻外差探測(cè)原理的基礎(chǔ)上，考慮了具有 m+1 個(gè)模式、縱模間隔為 ω 的本振光，與發(fā)生了 Δω 頻移的信號(hào)光相干拍頻后的理論模型，證明了相位差恒定的鎖模激光可以實(shí)現(xiàn)相干混頻，并可以通過(guò)低通濾波或 FFT 頻譜分析的方式檢測(cè)出差頻信號(hào)。利用這一理論模型進(jìn)行了數(shù)值模擬計(jì)算，分析了信號(hào)光在不同的頻移值時(shí)的拍頻波形，討論了實(shí)現(xiàn)相干探測(cè)本振光與信號(hào)光應(yīng)滿足的條件。基于相干多普勒激光雷達(dá)系統(tǒng)對(duì)發(fā)射光源的要求，進(jìn)行了鎖模激光器的實(shí)驗(yàn)研究。通過(guò)使用不同的鎖模器件得到鎖模激光輸出，其中主動(dòng)鎖模和調(diào) Q 主動(dòng)鎖模都獲得了單脈沖寬度在百皮秒量級(jí)、鎖模深度 100%、鎖模幾率 95%以上的穩(wěn)定的鎖模脈沖序列輸出。對(duì)被動(dòng)鎖模、主動(dòng)鎖模、調(diào) Q 主動(dòng)鎖模的激光輸出特性進(jìn)行了對(duì)比研究，主動(dòng)鎖模脈沖序列包絡(luò)時(shí)間較長(zhǎng)但峰值功率較低，而調(diào) Q 主動(dòng)鎖模峰值功率高但包絡(luò)時(shí)間較短，不同類型的激光輸出為后續(xù)的相干測(cè)速實(shí)驗(yàn)提供了多種選擇。利用聲光移頻器模擬外差探測(cè)中信號(hào)光發(fā)生的多普勒頻移，進(jìn)行了鎖模激光拍頻實(shí)驗(yàn)研究，并與單縱模激光拍頻實(shí)驗(yàn)結(jié)果進(jìn)行了比較。使用鎖模激光在頻移為 30 ~ 80 MHz 的范圍內(nèi)進(jìn)行了拍頻實(shí)驗(yàn)研究，拍頻波形及信號(hào)處理的結(jié)果均與理論分析相符，測(cè)量結(jié)果的相對(duì)誤差在 0.5%以下。分別使用脈寬為 10 ns和 16 ns 的調(diào) Q 單縱模脈沖進(jìn)行拍頻，在信號(hào)光頻移為 150 MHz 時(shí)測(cè)量結(jié)果的相對(duì)誤差分別為 3.7%和 1.6%。對(duì)比實(shí)驗(yàn)結(jié)果發(fā)現(xiàn)，調(diào) Q 單縱模脈沖由于有限的脈寬限制了拍頻后包絡(luò)的數(shù)量，導(dǎo)致誤差相對(duì)較大，而鎖模脈沖序列由于具有較長(zhǎng)包絡(luò)時(shí)間，在測(cè)量較低頻移值時(shí)仍具有較高的精度，即測(cè)量低速目標(biāo)時(shí)更具有優(yōu)勢(shì)。在具有較長(zhǎng)包絡(luò)時(shí)間的同時(shí)，鎖模激光還具有高峰值功率和窄脈寬的特點(diǎn)。使用光纖耦合的方式進(jìn)行了相干拍頻實(shí)驗(yàn)，得到了穩(wěn)定的相干拍頻波形，F(xiàn)FT 頻譜分析的結(jié)果與設(shè)定值和理論分析相符。

標(biāo)簽： 激光雷達(dá)

上傳時(shí)間： 2022-02-12

上傳用戶：
12864制作的多功能萬(wàn)年歷，具有多種功能，可以根據(jù)場(chǎng)景實(shí)現(xiàn)自動(dòng)調(diào)節(jié)背光原理圖+源碼

12864制作的多功能萬(wàn)年歷，具有多種功能，可以根據(jù)場(chǎng)景實(shí)現(xiàn)自動(dòng)調(diào)節(jié)背光原理圖+源碼

標(biāo)簽： 萬(wàn)年歷

上傳時(shí)間： 2022-07-23

上傳用戶：zhanglei193
華中科技大學(xué) 康華光模電數(shù)電視頻課程講解，考研復(fù)習(xí)好資料

01.原版《模電》三階段（flv手機(jī)可看） 02.原版《數(shù)電》三階段（手機(jī)可看） 03.華中科技大學(xué) 電子技術(shù)基礎(chǔ)（模擬部分+數(shù)字部分）張林主講 138講康華光版本（手機(jī)可看） 04.各高校電子技術(shù)基礎(chǔ)試卷

標(biāo)簽： 光電耦合

上傳時(shí)間： 2013-07-26

上傳用戶：eeworm
數(shù)字化多功能感應(yīng)電動(dòng)機(jī)保護(hù)裝置的研究與設(shè)計(jì).rar

該文系統(tǒng)地分析了感應(yīng)電動(dòng)機(jī)的各種故障特征.針對(duì)感應(yīng)電動(dòng)機(jī)在不對(duì)稱狀態(tài)下定子電流的正序和負(fù)序分量之間的關(guān)系,提出了簡(jiǎn)便易行的不對(duì)稱及斷相保護(hù)動(dòng)作判據(jù).該文根據(jù)電動(dòng)機(jī)各種故障的微機(jī)保護(hù)方案,進(jìn)行了控制系統(tǒng)的軟件、硬件與抗干擾設(shè)計(jì),開(kāi)發(fā)了一種新型的數(shù)字化多功能感應(yīng)電動(dòng)機(jī)保護(hù)裝置.這套裝置以先進(jìn)的80C196KC單片機(jī)為核心,采用MAX197進(jìn)行AD轉(zhuǎn)換,具有數(shù)學(xué)采集、處理、實(shí)時(shí)控制、自動(dòng)保護(hù)及顯示、報(bào)警等功能.最后對(duì)所研制的保護(hù)裝置樣機(jī),模擬電動(dòng)機(jī)的各種故障,進(jìn)行了充分的動(dòng)模實(shí)驗(yàn),驗(yàn)證了其保護(hù)時(shí)間的可靠性.

標(biāo)簽： 數(shù)字化多功能保護(hù)裝置

上傳時(shí)間： 2013-06-05

上傳用戶：一諾88
基于FPGA的多功能電子測(cè)量系統(tǒng)的研究與實(shí)現(xiàn).rar

隨著計(jì)算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號(hào)處理的示波器、信號(hào)發(fā)生器、邏輯分析儀和頻譜分析儀等測(cè)量?jī)x器已經(jīng)應(yīng)用到各個(gè)領(lǐng)域并且發(fā)揮著重要作用，但這些儀器昂貴的價(jià)格阻礙了它們的普遍使用。本文針對(duì)電子測(cè)量?jī)x器技術(shù)發(fā)展和普及的情況，結(jié)合用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的優(yōu)勢(shì)，研究一種基于FPGA的輔助性獨(dú)立電予測(cè)量?jī)x器的軟件系統(tǒng)。這種儀器可以作為數(shù)模混合電路測(cè)試和驗(yàn)證的工具，用來(lái)觀察模擬信號(hào)波形、數(shù)字信號(hào)時(shí)序波形、模擬信號(hào)的幅度頻譜，也可以用來(lái)產(chǎn)生DDS信號(hào)。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺(tái)來(lái)實(shí)現(xiàn)單片DSP系統(tǒng)，這種芯片成本低廉、工作速度快、技術(shù)兼容性好；在軟件設(shè)計(jì)上，采用基于FPGA的可編程數(shù)字邏輯設(shè)計(jì)方法，這種方法具有開(kāi)發(fā)難度小、功能擴(kuò)展簡(jiǎn)單等優(yōu)點(diǎn)。設(shè)計(jì)中采用的關(guān)鍵技術(shù)包括：基于FPGA和IP Core的Verilog HDL設(shè)計(jì)、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)處理以及數(shù)據(jù)波形的實(shí)時(shí)顯示。對(duì)這些技術(shù)的研究探討不僅有理論研究?jī)r(jià)值，在科學(xué)實(shí)驗(yàn)和產(chǎn)品設(shè)計(jì)中同樣具有重要的實(shí)用價(jià)值。系統(tǒng)的設(shè)計(jì)以低資源、高性能為目標(biāo)，設(shè)計(jì)中采用了科學(xué)的模塊劃分、設(shè)計(jì)與集成的方法，在保持原四種信號(hào)處理功能不變的前提下，盡量多的節(jié)約各種FPGA資源，為實(shí)現(xiàn)低成本的輔助電子測(cè)量?jī)x器提供了可能。

標(biāo)簽： FPGA 多功能電子測(cè)量系統(tǒng)

上傳時(shí)間： 2013-06-05

上傳用戶：love_stanford
FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過(guò)4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程

上傳時(shí)間： 2013-05-15

上傳用戶：shawvi
基于FPGA的動(dòng)態(tài)光譜數(shù)據(jù)采集系統(tǒng).rar

近紅外光譜法是血液成分無(wú)創(chuàng)檢測(cè)方法中的熱點(diǎn)，也是取得成果最多的方法之一。但是，個(gè)體差異和測(cè)量條件是影響近紅外光譜血液成分無(wú)創(chuàng)檢測(cè)的一個(gè)較突出的問(wèn)題。而動(dòng)態(tài)光譜法就是針對(duì)這個(gè)問(wèn)題而提出的一種全新的近紅外無(wú)創(chuàng)血液成分濃度檢測(cè)方法。它從原理上消除了個(gè)體差異和測(cè)量條件等對(duì)光譜檢測(cè)的影響，為基于近紅外光譜法的血液成分無(wú)創(chuàng)檢測(cè)方法進(jìn)入臨床應(yīng)用去除了一個(gè)較為關(guān)鍵的障礙。因此，本文根據(jù)動(dòng)態(tài)光譜檢測(cè)原理設(shè)計(jì)了基于FPGA的動(dòng)態(tài)光譜數(shù)據(jù)采集系統(tǒng)。在分析了動(dòng)態(tài)光譜數(shù)據(jù)采集系統(tǒng)的性能要求后，采用DALSA的高性能線陣CCD IL-C6-2048C作為光電轉(zhuǎn)換器件；根據(jù)CCD輸出數(shù)據(jù)的高速度和信號(hào)微弱及含有噪聲等特點(diǎn)，選用了高速、高精度、并帶有相關(guān)雙采樣芯片的圖像處理芯片AD9826作為模數(shù)轉(zhuǎn)換器件；以FPGA及其內(nèi)嵌的NIOSⅡ處理器作為核心控制器，并用LabVIEW對(duì)采集得到的數(shù)據(jù)進(jìn)行顯示。在FPGA中，利用Verilog HDL語(yǔ)言編寫了CCD和AD9826的控制時(shí)序；利用兩塊雙口RAM組成乒乓操作單元，實(shí)現(xiàn)高速數(shù)據(jù)的緩存，避免利用NiosⅡ處理器直接讀取時(shí)的頻繁中斷。將NIOSⅡ處理器系統(tǒng)嵌入到FPGA中，實(shí)現(xiàn)整個(gè)系統(tǒng)的管理。NiOSⅡ處理器利用中斷方式讀取緩存單元中的數(shù)據(jù)、經(jīng)對(duì)數(shù)變換后傳遞給計(jì)算機(jī)。其中緩存數(shù)據(jù)的讀取及對(duì)數(shù)變換均采用自定義組件的方式將硬件單元添加到NIOSⅡ系統(tǒng)中，編程時(shí)直接調(diào)用。NIOSⅡ系統(tǒng)通過(guò)串口將處理后的數(shù)據(jù)傳遞給LabVIEW， LabVIEW對(duì)數(shù)據(jù)簡(jiǎn)單處理后顯示，以實(shí)時(shí)觀察采樣數(shù)據(jù)是否正確。最后對(duì)系統(tǒng)進(jìn)行了實(shí)驗(yàn)測(cè)試，實(shí)驗(yàn)結(jié)果表明，系統(tǒng)能夠很好的采集并顯示數(shù)據(jù)，能夠初步完成光信號(hào)的檢測(cè)。

標(biāo)簽： FPGA 動(dòng)態(tài) 光譜數(shù)據(jù)

上傳時(shí)間： 2013-04-24

上傳用戶：luyanping
基于DSP/FPGA的多波形數(shù)字脈沖壓縮系統(tǒng)硬件的研究與實(shí)現(xiàn)

現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過(guò)發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時(shí)，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過(guò)程。同時(shí)，數(shù)字信號(hào)處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實(shí)現(xiàn)提供了可能。本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實(shí)現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時(shí)寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(hào)(LFM)，非線性調(diào)頻信號(hào)(NLFM)和Taylor四相碼信號(hào)，且技術(shù)指標(biāo)完全滿足實(shí)用系統(tǒng)的設(shè)計(jì)要求。本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計(jì)高精度數(shù)據(jù)采集電路，為整個(gè)脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號(hào)輸入電路的優(yōu)化和差分輸入時(shí)鐘的產(chǎn)生，以實(shí)現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個(gè)脈壓系統(tǒng)正確穩(wěn)定地工作。同時(shí)以該FPGA生成雙口RAM，實(shí)現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計(jì)基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運(yùn)算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個(gè)鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計(jì)輸出板電路，完成數(shù)據(jù)對(duì)齊、求模和數(shù)據(jù)向下一級(jí)的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。

標(biāo)簽： FPGA DSP 多波形壓縮系統(tǒng)

上傳時(shí)間： 2013-06-11

上傳用戶：qq277541717