隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強大等優(yōu)點獲得越來越廣泛的應(yīng)用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優(yōu)越性無法發(fā)揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設(shè)計不同的方案,在某些特定的接入場合具有一定的優(yōu)勢.本課題根據(jù)現(xiàn)實的需要,提出并設(shè)計了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時提供12路E1的透明傳輸和一個線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢.本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識,然后詳細闡述了本系統(tǒng)的方案設(shè)計,對所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計,以及后期的軟硬件調(diào)試.歸納起來,本文主要具體工作如下:1.實現(xiàn)4路E1信號到1路二次群信號的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測和復(fù)分接等.2.將以太網(wǎng)MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網(wǎng)MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經(jīng)過5b6b解碼后,分接出各路信號.
標(biāo)簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時間： 2013-07-23
上傳用戶：lansedeyuntkn
隨著電子設(shè)備的迅猛發(fā)展，“讓全部設(shè)備接入網(wǎng)絡(luò)”已經(jīng)成為一種發(fā)展趨勢。通過嵌入式串口服務(wù)器，可以讓現(xiàn)有的串行設(shè)備擁有聯(lián)網(wǎng)功能，避免了投資大量人力、物力，有利于對傳統(tǒng)串行設(shè)備進行更換或者升級。 本文設(shè)計的串口服務(wù)器采用嵌入式處理器和Linux操作系統(tǒng)，把現(xiàn)有的基于串行接口的數(shù)據(jù)轉(zhuǎn)化成以太網(wǎng)數(shù)據(jù)，然后進行數(shù)據(jù)存取，將傳統(tǒng)的串行數(shù)據(jù)送往網(wǎng)絡(luò)。 論文主要研究了以下內(nèi)容： 第一，在研究串口服務(wù)器網(wǎng)關(guān)工作機理的基礎(chǔ)上，分析高性能串口網(wǎng)絡(luò)服務(wù)器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網(wǎng)絡(luò)接口芯片等構(gòu)建嵌入式系統(tǒng)，完成RS232-TCP/IP轉(zhuǎn)換網(wǎng)關(guān)的軟硬件設(shè)計，實現(xiàn)最多32路串行終端同時接入以太網(wǎng)的高性能串口服務(wù)器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開發(fā)工具下移植Linux，為嵌入式串口服務(wù)器設(shè)計服務(wù)器端與客戶端工作模式，同時設(shè)計實現(xiàn)系統(tǒng)參數(shù)的在線配置功能。 第四，在客戶端和服務(wù)器端分別設(shè)計串口服務(wù)器的基本API函數(shù)，為系統(tǒng)二次開發(fā)打下良好的基礎(chǔ)。
標(biāo)簽： ARM 嵌入式 多串口 網(wǎng)絡(luò)服務(wù)器
上傳時間： 2013-04-24
上傳用戶：mqien
工程師必讀攻略數(shù)模混合設(shè)計，將進一步提高工程設(shè)計人員的數(shù)模混合設(shè)計的水平
標(biāo)簽： 電子電路 模擬電子電路 數(shù)模混合 硬件工程師
上傳時間： 2013-04-24
上傳用戶：小草123
本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價導(dǎo)彈在飛行過程中的性能，由于試車臺是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當(dāng)巨大，保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實現(xiàn)多路數(shù)據(jù)采集器的設(shè)計，其優(yōu)點是FPGA技術(shù)在數(shù)據(jù)采集器中可以進行模塊化設(shè)計，增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性，并且可以將整個PCM通信系統(tǒng)設(shè)計成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計，系統(tǒng)采用的是FPGA技術(shù)來實現(xiàn)數(shù)據(jù)采集和信號處理，采用VHDL實現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計。采用基于NiosII實現(xiàn)串口通訊，構(gòu)建了實時性和準(zhǔn)確性通信網(wǎng)絡(luò)，實現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實驗結(jié)果證明，采用FPGA技術(shù)實現(xiàn)PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠遠優(yōu)于傳統(tǒng)的方法。
標(biāo)簽： FPGA PCM 通信實現(xiàn) 多路
上傳時間： 2013-04-24
上傳用戶：com1com2
本板的特色在于為之量身定制了一款多功能調(diào)試軟件，不僅含有串口調(diào)試功能、而且該軟件強大之處支持USB數(shù)據(jù)收發(fā)、網(wǎng)絡(luò)數(shù)據(jù)收發(fā)、51/AVR單片機波特率計算、數(shù)碼管字型碼生成、進制轉(zhuǎn)換、點陣生成、校驗值(奇偶校驗/校驗和/CRC冗余循環(huán)校驗)/BMP轉(zhuǎn)16進制等功能，還帶有自動升級功能，買家手上的調(diào)試助手永遠是最新的，享受我們提供的軟件服務(wù)。
標(biāo)簽： 單片機 多功能 調(diào)試助手
上傳時間： 2013-07-08
上傳用戶：f1364628965
本課題是江蘇省“十一五”工業(yè)攻關(guān)項目“總線化智能多參數(shù)高精度檢測及控制儀表開發(fā)與產(chǎn)業(yè)化(BE2006090)”。本項目要求多環(huán)境參數(shù)測控、多總線接口，選擇具有豐富接口的高速處理器作為本項目的核心。為滿足多參數(shù)測控精度和多網(wǎng)絡(luò)接口通訊可靠性，嵌入式設(shè)計是應(yīng)用系統(tǒng)的理想選擇。本文所研究的多參數(shù)測控裝置是以三星公司生產(chǎn)的32位ARM微處理器S3C2410為核心的嵌入式系統(tǒng)，該系統(tǒng)能實時地獲取水環(huán)境參數(shù)，為水環(huán)境和多總線接口提供基本的數(shù)據(jù)和控制信息。 本文詳細地介紹了MODBUS和CAN-BUS總線協(xié)議和通訊原理，闡述了水產(chǎn)養(yǎng)殖幾個重要環(huán)境參數(shù)一溶解氧、溫度、PH值的檢測算法原理、以及傳感器調(diào)理電路和溫度、溶解氧的控制策略，進行了測控系統(tǒng)的硬件架構(gòu)和各個模塊的原理設(shè)計，實現(xiàn)了操作系統(tǒng)的移植，編寫了驅(qū)動程序。在基于QT/E環(huán)境下實現(xiàn)了系統(tǒng)的測控和總線通訊部分上層軟件設(shè)計。提出并實施了系統(tǒng)測試方案，成功地完成了測控系統(tǒng)的硬件、軟件測試、以及通信功能測試和現(xiàn)場在線測試。 本論文的研究開發(fā)工作是在實踐的基礎(chǔ)上完成的，實驗結(jié)果證明該系統(tǒng)充分利用了S3C2410芯片提供的資源，具有高性能、低功耗、低成本的優(yōu)點，在各個方面的性能比傳統(tǒng)的水環(huán)境參數(shù)測控系統(tǒng)有很大提高，通過測試實現(xiàn)了預(yù)期的各種功能，完全達到預(yù)期要求。
標(biāo)簽： ARM 網(wǎng)絡(luò) 環(huán)境 參數(shù)
上傳時間： 2013-06-28
上傳用戶：zuozuo1215
用于點陣取模，不管是8*8，還是16*16，讓你得心應(yīng)手
上傳時間： 2013-04-24
上傳用戶：huangping588
介紹了一種高速、高性能的單片機C8051F330，該單片機內(nèi)部集成了眾多的功能部件，是真正的混合信號在片系統(tǒng)。本文對單片機的功能和特點做了詳細的介紹，并以一個實際的多路溫濕度測控系統(tǒng)為例，給出
標(biāo)簽： C8051F330 單片機 多路 溫濕度測控系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：l254587896
第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴頻方式實現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計中，我們綜合考慮了系統(tǒng)性能要求，功能實現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機制、導(dǎo)頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進意見。
標(biāo)簽： FPGA 多路 分 通信系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：fzy309228829
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點。本文研究的是一種基于DDS/FPGA的多波形信號源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴(yán)重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對DDS輸出信號譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號源的開發(fā)。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設(shè)計可以很方便地應(yīng)用各種抑制雜散信號的方法來提高輸出信號的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點，本文設(shè)計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設(shè)計的信號源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
上傳時間： 2013-07-27
上傳用戶：sc965382896
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
