耦合電感的基本模型耦合電感的結構和參數耦合電感的參數測量正激多路輸出變換器的耦合電感倍流整流電路的耦合電感 Cuk電路的耦合電感VRM電路的耦
上傳時間： 2013-07-28
上傳用戶：jiachuan666
本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。
上傳時間： 2013-07-12
上傳用戶：a155166
隨著現代電力系統向大容量、高電壓方向發展，廣泛用于大型發電機組測量和保護用的大電流互感器的研制就變得很緊迫。考慮到大電流互感器具有大電流、強電磁干擾和多相運行等特點，在設計大電流互感器時，必須采取有效的屏蔽措施，屏蔽來自鄰相的雜散磁通。傳統的屏蔽方案是采用金屬屏蔽罩，盡管有效，但設備笨重。本文中，作者對有外層屏蔽繞組的大電流互感器進行了各種研究。 大電流互感器采用繞組屏蔽方式后，如何優化設計屏蔽繞組，使屏蔽繞組能夠充分有效地屏蔽雜散磁通對環形鐵心的影響呢?針對上述的問題，本文作者主要完成如下幾個方面的工作： 1、首先對國內外大電流互感器的發展與研究現狀進行了敘述，并成功設計了15000/5A大電流互感器。 2、對精典的電磁場理論和場路耦合法的數學理論進行了深入的研究，建立了大電流互感器的三維場路耦合有限元分析的數學模型和仿真模型。應用有限元軟件ANSYS建立三維有限元仿真模型和基于場路耦合原理的外部耦合電路。 3、理論分析了雜散磁通對電流互感器鐵心的影響；重點分析了繞組屏蔽雜散磁通理論；通過等值電流法，得到無論三相還是多相電流互感器條件下，中間相的電流互感器所受到的雜散磁通是最為嚴重的，為大電流互感器的有效保護提供了科學依據。 4、為了得到最優化屏蔽繞組，對屏蔽繞組的匝數采用離散化替代連續性，再考慮屏蔽繞組在環形鐵心上的位置，共提出了多種優化方案；根據三維場路耦合有限元分析模型，精確計算出屏蔽繞組中的電流、電流分布、環形鐵心中的磁感應強度分布和外層繞組的局部最高溫升，通過比較多種計算結果，得到大電流互感器屏蔽繞組的最優化方案。 5、最后建立了大電流互感器的等效磁勢法和降流回路法兩種試驗方案模型，通過比較試驗方案仿真計算結果和出廠試驗結果，證明了仿真計算結果是正確的，可靠的。 通過對屏蔽繞組進行優化設計后，有效地削弱了雜散磁通，使得大電流互感器輕型化、小型化，節約了大量的銅材料，使得其運輸更加方便。
上傳時間： 2013-04-24
上傳用戶：yolo_cc
本課題為研究大功率永磁無刷直流電機及其驅動系統而設計了一臺50kW 多相永磁無刷直流電機，該電機的設計最大限度地模擬了某大功率多相永磁無刷直流電機的基本結構，驅動系統也基本采用了某大功率永磁無刷直流電機的主電路結構。全文內容如下： 本文介紹了一種以晶閘管為主要功率元件的大功率永磁無刷直流電機驅動系統。本文通過對電機各運行的狀態的分類分析，總結了這種驅動系統的觸發邏輯控制規律，優化了邏輯控制程序，為永磁無刷直流電機驅動系統的仿真和實際系統的開發提供了依據。 本文通過對驅動系統換流過程的詳細分析，總結了有關參數如電機電感、換相電容等對電機換流過程的影響程度、趨勢和規律。給出了驅動系統主要參數選取的依據和選擇方法，并通過樣機進行了實驗驗證，為大功率永磁無刷直流電機驅動系統的主電路設計提供理論支持。為準確預測大功率永磁無刷直流電機驅動系統的運行性能，建立了永磁無刷直流電機的電路模型和S函數模型，并闡述了其在Matlab/Simulink 平臺下的建模原理和實現方法。 本文提出的兩種電機模型，相互補充，準確預知了永磁無刷電機驅動系統的運行特性，大大加速驅動系統研制過程。其中，電路模型具有仿真效率高，便于研究驅動系統主電路參數對系統性能的影響，從而對主電路參數進行優化；S 函數模型便于對電機內部細節進行分析，為揭示電機內部變量的變化規律提供了有力的手段。
上傳時間： 2013-07-04
上傳用戶：mikesering
本書首版于1962年，目前已是第六版。得益于作者長期教學經驗的積累，本書已被國外許多著名大學選為電子、電力工程領域入門課程的教材。作者從3個最基本的科學定律(歐姆定律、基爾霍夫電壓定律和基爾霍夫電流定律)推導出了電路分析中常用的分析方法及分析工具。書中首先介紹電路的基本參量以及電路的基本概念，然后結合基爾霍夫電壓和電流定律，介紹節點和網孔分析法以及疊加定理、電源變換等常用電路分析方法，并將運算放大器作為電路元件加以介紹；交流電路的分析開始于電容、電感的時域電路特性，然后分析RLC電路的正弦穩態響應，并介紹交流電路的功率分析方法，接著還對多相電路、磁耦合電路的性能分析進行了介紹；為了使讀者更深入了解電路的頻域特性，本書還介紹了復頻率、拉普拉斯變換和s域分析、頻率響應、傅里葉分析、二端口網絡等內容。作者注重將理論和實踐相結合，很多例題、練習、章后習題還是正文中的應用實例都取自于業界的典型應用，這也是本書的一大特色。 本書可作為信息電子類、電氣工程類、計算機類和應用物理類本科生的雙語教學用書，也可作為從事電子技術、電氣工程、通信工程領域工作的工程技術人員的參考書
上傳時間： 2013-05-27
上傳用戶：cccole0605
基于刪的μC/OS-Ⅱ移植及其CAN總線應用研究流體機械及工程專業近年來，嵌入式系統受到科學與工程各個領域研究者的密切關注，成為研究的一個熱點。隨著嵌入式系統的復雜性不斷增加，嵌入式操作系統成為嵌入式系統中最重要的組成部分。在嵌入式系統中，μC/OS-Ⅱ憑借其結構清晰、源代碼開放和實時性好等優勢，成了監控系統等領域的技術熱點。嵌入式操作系統μC/OS-Ⅱ與模塊化硬件相結合，共同構成一個可以重復利用的軟硬件系統平臺，不但可以提高開發效率，還可以提高系統的可靠性和實時性，滿足日益復雜的應用需求。 在國內監控領域中，大多采用了集散式監控系統，雖然克服了集中式監控系統的缺點，但還存在著效率較低，錯誤處理能力不強等缺點。而且設備的兼容性不好，系統實時性、可靠性也不高。采用CAN現場總線可很好的克服上述一些缺點，具有很強的抗干擾能力。CAN總線把所有掛接在總線上的智能設備聯接成網絡，構成自動化系統，實現對現場設備的實時監控。 基于這些考慮，本文選擇了以IPC2290芯片(內部集成了CAN模塊)為微控制器的MagicARM2200教學實驗開發板作為學習和研究的開發平臺，把μC/OS-Ⅱ這個實時微內核操作系統嵌入到該芯片中。在深入研究CAN通信模塊特點和驅動的基礎上，把其驅動移植到μC/OS-Ⅱ操作系統中。并在實時操作系統μC/OS-Ⅱ上通過設計—個帶A/D轉換的CAN智能模塊來闡述智能模塊軟硬件設計方法，這些工作為搭建基于CAN總線的實際測控系統方案提供了理論基礎。 本文使用的CAN通信方案具有極大的靈活性，能方便和簡潔的運用到各種測控系統中。實驗結果證明了該方案的有效性和正確性，并且具有實際的應用價值。最后，本文作者在CAN智能模塊的基礎上搭建了基于CAN總線的多相流動實驗臺的測控系統方案。
上傳時間： 2013-07-16
上傳用戶：cngeek
嵌入式系統產品開發現已成為IT產業的主流發展方向之一，在不同應用領域的嵌入式系統產品開發中，都涉及到的一個共性關鍵技術是：嵌入式系統開發平臺的研究與設計。 本文密切結合實際科研項目，采用軟、硬件協同設計的研究方法，設計了一套基于ARM微處理器架構的嵌入式系統開發平臺，為應用系統的開發者完成了大部分共性的底層設計工作，并針對現代酒店客房管理與控制系統的功能要求，以此平臺為基礎，開發了一個樓層機控制系統，并成功運用于深圳某國際大酒店的客房控制系統中，驗證了本文研發成果的有效性和推廣應用價值。 論文首先分析了當前國內外嵌入式系統的研究現狀，然后研究了基于S3C44BOX開發板的硬件設計和實現過程，分別給出了電源模塊、MCU核心模塊、存儲器模塊、I/O接口模塊、通信接口模塊、調試以及系統擴展接口等主要模塊的設計方法和電氣原理圖；使用CPLD實現了多功能JTAG調試器，在SDT環境下完成了硬件調試工作；研究了嵌入式操作系統的移植技術，針對VxWorks操作系統下載與應用，開發了適用于S3C44BOX的板級支持包，成功完成了BootRom和VxWorks兩種映像的生成和加載；在論文的最后，研究了本平臺在酒店客房控制系統中的實際應用方法，設計其作為樓層機的實現方案，討論了網絡通信與控制的工作原理，并給出了主要程序的流程圖。
上傳時間： 2013-06-02
上傳用戶：banyou
該文利用FPGA技術,設計了全概率寬帶數字接收機的實驗平臺,并在其上提出了數字接收機實現的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創新有以下幾個方面.提出了并行結構算法的工程實現,討論了解決前端采樣的高速數據流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結構特點,使濾波器能夠以高效的形式實現,也使得后端的混頻能夠工作在一個較低的速率上.經過多相濾波下變頻處理后的數據,在速率和數量上都有大幅減少,達到了現有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數據快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數據交換.利用FPGA的在線編程特性,可以方便靈活對各種實現方法加以驗證、比較.同時也給調試帶來了方便,可以每個模塊單獨調試而不用改變硬件結構,使調試效率大大提高.該平臺也可用來對其他數字處理算法進行實現性分析與實驗.參考軟件無線電設計的概念和國內外相關文獻,提出了多項濾波下變頻結構的FPGA實現.傳統的DDC通過數字混頻、濾波、抽取實現數字下變頻,在高速A/D和電子偵察環境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數字混頻序列劃分調諧信道,使用先抽取,后低通濾波,再混頻的數字下變頻結構,高效實現了變載頻帶通信號數字下變頻.結合多相濾波下變頻結構、算法對測頻精度及速度的要求,提出了短數據快速測頻算法的具體實現,使用流水線的設計方法,提高了系統的數據吞吐率,在盡可能短的時間內提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數據控制等.這些模塊也用FPGA來實現.
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發環境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發環境 3.2 安裝AVR Studio集成開發環境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內核 4.4 AvR的存儲器 4.5 系統時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數據類型 5.3 AVR單片機的數據存儲空間 5.4 常量、變量及存儲方式 5.5 數組 5.6 C語言的運算 5.7 流程控制 5.8 函數 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數碼管測試 6.6 獨立式按鍵開關的使用 6.7 發光二極管的移動控制(跑馬燈實驗) 6.8 0～99數字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統使用 7.1 ATMEGA16(L)的中斷系統 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內部結構 8.6 液晶顯示控制驅動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數據傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數 8.11 8位數據傳送的16×2 LCM演示程序1 8.12 8位數據傳送的16×2 LCM演示程序2 8.13 4位數據傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數 8.14 4位數據傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數器0的寄存器 9.4 16位定時/計數器T/C1 9.5 16位定時/計數器1的寄存器 9.6 8位定時/計數器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數器1的計時實驗 9.10 定時/計數器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數字電壓調整器 9.15 定時器(計數器)0的計數實驗 9.16 定時/計數器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
軟件無線電已成為無線通信非常關鍵的技術之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分，即是應用了軟件無線電理念的一種新技術。該技術針對傳統無線電接收機存在的結構不靈活、系統升級困難、同時處理多信號能力弱及系統規模過大等問題，應用現代多速率信號處理理論對之進行了改進。改進后的軟件無線電PPCR．具有全概率接收能力，能對信號進行下變頻并降低其采樣率處理，實現后資源耗費較低，而且依托現場可編程門陣列(FPGA)建立的平臺是開放式的，在需要時可在不改變硬件系統的情況下通過軟件更改系統的功能，極大地提高了系統的靈活性。諸多的優點使其具有十分廣泛的應用前景，也成為當前研究熱點之一。 本文首先介紹了課題的應用背景，并深入討論了軟件無線電的基本理論：信號采樣理論及多速率信號處理理論，介紹了應用PPCR的采樣處理過程，給出了推導PPCR的數學模型，并在此基礎上分析闡述了信道非均勻劃分的原理。 在本文的系統仿真及實現部分，首先介紹了應用現代DSP開發工具DSPBuilder進行開發的設計流程，然后對應用DSP Builder來設計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細闡述，最后對系統仿真及實現過程的實驗結果圖進行了分析。 本文主要是在實驗室階段對算法在硬件實現上進行研究。成果可以作為后續應用研究的基礎，對各種應用軟件無線電理念的通信系統都具有一定的參考價值。
上傳時間： 2013-06-17
上傳用戶：xfbs821
