久久久亚洲福利精品午夜,在线日韩第一页,一区二区成人精品

多相轉換器

輸入并聯輸出串聯組合變換器控制策略的研究.rar

近些年來，隨著電力電子技術的發展，電力電子系統集成受到越來越多的關注，其中標準化模塊的串并聯技術成為研究熱點之一。輸入并聯輸出串聯型(Input-Parallel and Output-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關系，在此基礎上提出一種輸出均壓控制方案，該方案對系統輸出電壓調節沒有影響。選擇移相控制全橋(Full-Bridge，FB)變換器作為基本模塊，對n個全橋模塊組成的IPOS組合變換器建立小信號數學模型，推導出采用輸出均壓控制方案的IPOS-FB系統的數學模型，該模型證明各模塊輸出均壓閉環不影響系統輸出電壓閉環的調節，給出了模塊輸出均壓閉環和系統輸出電壓閉環的補償網絡參數設計。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應，輸入濾波電容容量可大大減小；由于電壓紋波抵消作用，在相同的系統輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。根據所提出的輸出均壓控制策略，在實驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機，每個模塊輸入電壓為270V，輸出電壓為180V。并進行了仿真和實驗驗證，結果均表明本控制方案是正確有效的。

標簽： 輸入并聯串聯

上傳時間： 2013-06-17

上傳用戶：cwyd0822
50V50A移相全橋ZVSDCDC變換器的設計.rar

隨著通訊技術和電力系統的發展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關的結合解決了這一問題。因此，對其進行研究設計具有十分重要的意義。首先，論文闡述PWM DC/DC變換器的軟開關技術，且根據移相控制PWM全橋變換器的主電路拓撲結構，選定適合于本論文的零電壓開關軟開關技術的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關的實現策略。其次，對選定的主電路拓撲結構進行電路設計，給出主電路中各參量的設計及參數的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數設計、高頻變壓器及諧振電感的參數設計以及輸出整流濾波電路的參數設計。然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設計。對主功率管MOSFET的驅動電路進行分析和設計。最后，基于理論計算，對系統主電路進行仿真，研究其各部分設計的參數是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統實驗平臺上做了大量的實驗。實驗結果表明，論文所設計的DC/DC變換器能很好的實現軟開關，提高效率，使輸出電壓得到穩定控制，最后通過調整移相控制電路，可實現直流輸出的寬范圍調整，具有很好的工程實用價值。

標簽： ZVSDCDC 50V50A 移相全橋

上傳時間： 2013-08-04

上傳用戶：zklh8989
基于DSP/FPGA的多波形數字脈沖壓縮系統硬件的研究與實現

現代雷達系統廣泛采用脈沖壓縮技術，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數字信號處理技術的迅猛發展和廣泛應用，為雷達脈沖壓縮處理的數字化實現提供了可能。本文主要研究雷達多波形頻域數字脈沖壓縮系統的硬件系統實現。在匹配濾波理論的指導下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數字脈沖壓縮系統。該系統可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM)，非線性調頻信號(NLFM)和Taylor四相碼信號，且技術指標完全滿足實用系統的設計要求。本文完成的主要工作和創新之處有：(1)基于雙通道模數轉換器AD10242設計高精度數據采集電路，為整個脈壓系統的工作提供必要的條件。完成了前端模擬信號輸入電路的優化和差分輸入時鐘的產生，以實現高精度采樣。 (2)根據協議和脈壓系統的工作要求，以基于FPGAEP1K100QC208完成系統控制，使整個脈壓系統正確穩定地工作。同時以該FPGA生成雙口RAM，實現數據暫存，以匹配采樣速率和脈壓系統頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統，以完成多波形頻域數字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進行數據通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設計輸出板電路，完成數據對齊、求模和數據向下一級的輸出，并產生模擬輸出。 (5)調試并改進處理板和輸出板。

標簽： FPGA DSP 多波形壓縮系統

上傳時間： 2013-06-11

上傳用戶：qq277541717
基于FPGA的逆變器控制芯片研究

逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統，并從數模混合電路過渡到純數字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現技術的研究越來越受到關注，已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現技術，依次對專用芯片的系統功能劃分，硬件算法，全系統的硬件設計及優化，流水線操作和并行化，芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程，同時給出了仿真結果，仿真表明此系統具有很好的動、靜態性能，并且具有自動限流功能，提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規格，完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上，進行了芯片系統功能劃分，針對：DDS標準正弦波發生器，電壓電流雙環控制算法單元，硬件PI算法單元，SPWM產生器，三角波發生器，死區控制器，數據流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數字鎖相環的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統鎖相系統中的環路濾波，用相位累加器實現數控振蕩器（DCO）功能的高精度二階全數字鎖相環（DPLL）。分析了“流水線操作”等設計優化問題，并針對逆變器控制系統中，控制系統算法呈多層結構，且層與層之間還有數據流聯系，其執行順序和數據流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題，分析了產生機理，并給出了常用的解決措施。

標簽： FPGA 逆變器控制芯片

上傳時間： 2013-05-28

上傳用戶：ice_qi
基于ARM的多對象遠程抄表系統集中器的設計與實現

智能電表、水表、煤/燃氣表、熱量表等大量地出現在人們的生活中，同時這些儀表的抄錄工作變得越來越煩瑣，工作量大，工作效率低，不僅給用戶帶來不便，而且會存在漏抄、誤抄、估抄的現象。隨著電子技術、通信技術和計算機技術的飛速發展，人工抄表已經逐步被自動抄表所代替。集中器是一個數據集中處理器，是多對象自動抄表系統的通信橋梁，負責對各智能表的數據進行采集、存儲和管理，及時有效地向上位機傳輸數據并執行上位機發送的指令。提高多對象集中器數據處理能力，有效完成上下行通信是多對象自動抄表系統AMRS（Automation Meter Reading System）目前需要解決的關鍵問題。本文針對多對象集中器這樣一個較復雜的通信與控制系統，提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本，集成了相當多的硬件資源，硬件的擴展和設計大大簡化，ARM9（S3C2410）為工業級芯片，抗干擾能力強，能夠適應運行現場的較惡劣環境，8/16位微控制器運算能力有限，對于較復雜的通信與控制算法難以順利完成；硬件平臺依賴性強，不利于軟件的開發、升級與移植；在缺乏多任務調度機制的情況下，應用軟件不僅實現難度大，且可靠性難以保證。本文首先對多對象遠程抄表系統的總體結構進行研究，主要研究了多對象遠程抄表系統中集中器的軟件和硬件實現，對硬件資源進行了外圍擴展，對S3C2410微處理器芯片的外圍硬件進行了擴展設計，使之具備了滿足使用需求的最小系統硬件資源，包括時鐘、復位、電源、外圍存儲、LCD、RS-485通信模塊、CAN通信模塊等電路設計。實時時鐘為多對象集中器定時抄表提供時間標準；電源電路為多對象集中器系統提供穩定電源；看門狗電路的設計保證多對象集中器系統可靠運行，防止系統死機；數據存儲器主要用于存儲參數、變量、集中器自身的參數，負責智能表的參數以及智能表用量等。上行通道即多對象集中器與上位機之間的通信線路，采用CAN現場總線進行通信；下行通道即多對象集中器與智能表之間的通信，采用RS-485總線進行通信。軟件設計上，主要針對多對象集中器的數據存儲功能和串行通訊功能進行程序編寫。基于ARM的多對象遠程抄表系統集中器可以實現多對象遠程抄表，提高了數據處理能力，有效完成了上下行通信，可靠性強，穩定性高，結構簡單。

標簽： ARM 對象遠程抄表系統集中器

上傳時間： 2013-06-07

上傳用戶：heminhao
基于ARM的嵌入式流媒體播放器的實現

近年來，網絡音樂，特別是網絡電臺的風行，受到越來越多的大眾追捧。網絡音樂以其及時、海量、靈活、個性化、時尚的風格，吸引了越來越多消費者的加入和眾多商家的關注。但是，作為網絡音樂的終端--流媒體播放器，最直接面向大眾的窗口，卻顯得單一，大部分商家只提供PC上的流媒體播放器。正出于此，本課題把目光投向那些不使用PC或者不愿長時間使用PC的用戶，為他們量身定制流媒體播放設備，讓用戶不必使用PC也可享受網絡音樂帶來的快樂。本課題的研發正是基于上述背景，研發支持無線網絡的嵌入式多功能流媒體播放設備。本課題的研究目標是實現一個嵌入式流媒體播放器(亦稱為InternetRadio)，Internet Radio是一個可以在家中自由移動、任意擺放的網絡流媒體播放設備。只要處在有網絡環境中，Internet Radio的音樂平臺讓用戶不必打開計算機，就能接收全球數千個不同風格、不同國家的各種類型音樂電臺。除了可以直接透過因特網收聽網絡廣播外，還可以播放儲存于計算機硬盤或MP3設備中的音樂。本系統采用ARM920T作為處理器，基于嵌入式Linux操作系統、vTuner網絡電臺地址數據庫、Mplayer播放器軟件和FLTK界面開發工具來實現。系統實現了除一般意義的音頻流媒體播放和接收調頻廣播等功能之外，還增加了本地相框和網絡數碼相框Flickr在線分享的流行時尚元素。本論文具體分析了系統的硬件平臺，主要論述了軟件的實現，系統的主要軟件功能包括bootloader和嵌入式Linux系統的移植，根文件系統的構建，播放器軟件程序的研究、比較、移植和編寫，系統與網絡電臺地址數據庫vTuner和網絡相框Flickr的交互，Microwindows、Nxlib和FLTK的移植和基于FLTK的圖形界面開發，以及基于FLIK開發出良好的人機交互界面。作為項目的主要核心人員，作者負責系統的軟件架構設計、Linux系統的移植、播放器軟件的研究和開發、GUI開發工具和圖形庫的移植、圖片播放的實現、用戶與設備交互的實現和大部分界面程序的編碼等關鍵工作。

標簽： ARM 嵌入式流媒體播放器

上傳時間： 2013-07-10

上傳用戶：小楓殘月
Windows98下利用VB6.0控制多臺變頻器

文章介紹了西門子ＭｉｃｒｏＭａｓｔｅｒ變頻器的ＲＳ—４８５通信協議，利用ＶＢ６．０中的ＡｃｔｉｖｅＸ控件ＭＳＣｏｍｍ６．０通信控件實現了Ｗｉｎｄｏｗｓ９８下單臺微機與多臺變頻器的串行通信控制，并能實

標簽： Windows 6.0 98 VB

上傳時間： 2013-05-17

上傳用戶：coolloo
easy，51pro，3.0編程器在2.0的基礎上增加了更多的芯片器件

easy，51pro，3.0編程器在2.0的基礎上增加了更多的芯片器件

標簽： easy 3.0 2.0 pro

上傳時間： 2013-07-25

上傳用戶：qazwsc
基于DSPFPGA的H264AVC實時編碼器

H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。

標簽： DSPFPGA H264 264 AVC

上傳時間： 2013-07-24

上傳用戶：sn2080395
基于DSP的移相全橋變換器的研究

· 摘要：研究了以全橋變換器作為主電路拓撲、以TMS320LF240x系列DSP作主控芯片、以移相控制方式作為控制方案的移相全橋軟開關DC-DC變換器.由DSP發出移相控制信號并經芯片IR2110驅動放大,在移相驅動信號的控制下可以實現全橋變換器主功率開關的ZVS.進行了系統軟件和硬件的設計,并安裝了實驗樣機,實驗結果表明設計方案正確,軟開關效果良好.

標簽： DSP 移相全橋變換器

上傳時間： 2013-07-25

上傳用戶：mikesering