當(dāng)今的船用導(dǎo)航雷達(dá)具有數(shù)字化、多功能、高性能、多接口、網(wǎng)絡(luò)化。同時(shí)要求具有高可靠性、高集成度、低成本，信號(hào)處理單元的小型化，產(chǎn)品更新周期短。要同時(shí)滿足上述需求，高集成度的器件應(yīng)用是必須的。同時(shí)開發(fā)周期要短，需求軟件的可移植性要強(qiáng)，并且是模塊化設(shè)計(jì)，現(xiàn)場(chǎng)可編程門陣列器件(FPGA)已經(jīng)成為設(shè)計(jì)首選。 現(xiàn)場(chǎng)可編程門陣列是基于通過可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導(dǎo)體器件。與為特殊設(shè)計(jì)而定制的專用集成電路(ASIC)相對(duì)，F(xiàn)PGA可以針對(duì)所需的應(yīng)用或功能要求進(jìn)行編程。雖然具有一次性可編程(OTP)FPGA，但是主要是基于SRAM的，其可隨著設(shè)計(jì)的演化進(jìn)行重編程。CLB是FPGA內(nèi)的基本邏輯單元。實(shí)際數(shù)量和特性會(huì)依器件的不同而不同，但是每個(gè)CLB都包含一個(gè)由4或6個(gè)輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開關(guān)矩陣。開關(guān)矩陣是高度靈活的，可以進(jìn)行配置以便處理組合邏輯、移位寄存器或RAM。當(dāng)今的FPGA已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能(如RAM、時(shí)鐘管理和：DSP)的硬(ASIC型)塊。由于具有可編程特性，所以FPGA是眾多市場(chǎng)的理想之選。它高集成度，以及用于設(shè)計(jì)的強(qiáng)大軟件平臺(tái)、IP核、在線升級(jí)可滿足需求。 本文介紹了基于FPGA實(shí)現(xiàn)船用導(dǎo)航雷達(dá)數(shù)字信號(hào)處理的設(shè)計(jì)，這是一個(gè)具體的、已經(jīng)完成并進(jìn)行小批量生產(chǎn)的產(chǎn)品，對(duì)指導(dǎo)實(shí)踐具有一定意義。
標(biāo)簽： 導(dǎo)航雷達(dá) 數(shù)字信號(hào)處理
上傳時(shí)間： 2013-04-24
上傳用戶：稀世之寶039
吉時(shí)利強(qiáng)大的開關(guān)系統(tǒng)使得為任何應(yīng)用配置最優(yōu)化的解決方案變得簡(jiǎn)單，可以提供標(biāo)準(zhǔn)的或者定制化的解決方案。無(wú)論應(yīng)用需要開關(guān)矩陣或者多路復(fù)用器，或者設(shè)計(jì)常規(guī)的DC、RF、微波、光電或者數(shù)字I/O信號(hào)等，吉時(shí)利都為您提供高性能、低成本的各種解決方案。
上傳時(shí)間： 2013-11-02
上傳用戶：范縝東苑
The Philips family of Multiplexers and Switches consists of bi-directional translating switches controlled via the I2C or SMBus to fan out an upstream SCL/SDA pair to 2, 4 or 8 downstream channels of SCx/SDx pairs. The Multiplexers allow only one downstream channel to be selected at a time, while the Switches allow any individual downstream channel or combination of downstream channels to be selected, depending on the content of the programmable control register. Once one or several channels have been selected, the device acts as a wire, allowing the master on the upstream channel to send commands to devices on all the active downstream channels, and devices on the active downstream channels to communicate with each other and the master. External pull-up resistors are used to pull each individual channel up to the desired voltage level. Combined interrupt output and hardware reset input are device options that are featured.
上傳時(shí)間： 2013-10-11
上傳用戶：dianxin61
在C8051F系列單片機(jī)中集成有多通道8位、10位、12位或16位的SAR型ADC，能夠滿足大多數(shù)數(shù)據(jù)采集的應(yīng)用需求；集成跟蹤和保持電路；集成模擬多路復(fù)用器(AMUX)。 采樣頻率從100ksps到1Msps。 片內(nèi)溫度傳感器可直接配置到ADC的輸入端。 C8051F04x系列集成可編程增益放大器(PGA)和高電壓差分放大器(HVDA)，可接受60V的差動(dòng)模擬電壓輸入。 集成越限檢測(cè)器，可監(jiān)視模擬量的變化范圍，越限能產(chǎn)生中斷。 C8051F06x系列集成DMA接口，提高對(duì)轉(zhuǎn)換結(jié)果的讀取效率。 ADC轉(zhuǎn)換啟動(dòng)方式：軟件設(shè)置寄存器位啟動(dòng)；定時(shí)器溢出啟動(dòng)；外部管腳信號(hào)啟動(dòng)。
標(biāo)簽： C8051F 單片機(jī)應(yīng)用
上傳時(shí)間： 2013-10-13
上傳用戶：jx_wwq
本軟件是關(guān)于MAX338, MAX339的英文數(shù)據(jù)手冊(cè)：MAX338, MAX339 8通道/雙4通道、低泄漏、CMOS模擬多路復(fù)用器 The MAX338/MAX339 are monolithic, CMOS analog multiplexers (muxes). The 8-channel MAX338 is designed to connect one of eight inputs to a common output by control of a 3-bit binary address. The dual, 4-channel MAX339 is designed to connect one of four inputs to a common output by control of a 2-bit binary address. Both devices can be used as either a mux or a demux. On-resistance is 400Ω max, and the devices conduct current equally well in both directions. These muxes feature extremely low off leakages (less than 20pA at +25°C), and extremely low on-channel leakages (less than 50pA at +25°C). The new design offers guaranteed low charge injection (1.5pC typ) and electrostatic discharge (ESD) protection greater than 2000V, per method 3015.7. These improved muxes are pin-compatible upgrades for the industry-standard DG508A and DG509A. For similar Maxim devices with lower leakage and charge injection but higher on-resistance, see the MAX328 and MAX329.
上傳時(shí)間： 2013-11-12
上傳用戶：18711024007
基礎(chǔ)實(shí)驗(yàn)_01_多路復(fù)用器 ：4通道8位帶三態(tài)輸出 基礎(chǔ)實(shí)驗(yàn)_02_多路解復(fù)用器 ：4通道8位帶三態(tài)輸出 基礎(chǔ)實(shí)驗(yàn)_03_編碼器 ：8位輸入3位輸出編碼器 基礎(chǔ)實(shí)驗(yàn)_04_優(yōu)先編碼器 ：8位輸入3位輸出高位優(yōu)先 基礎(chǔ)實(shí)驗(yàn)_05_譯碼器 ：3位輸入8位輸出譯碼器 . . . . . 進(jìn)階實(shí)驗(yàn)_17_蜂鳴器 ：蜂鳴器播放音樂
標(biāo)簽： FPGA 代碼 verilog HDL 參考例程
上傳時(shí)間： 2015-03-30
上傳用戶：YY-燕
用 verilog HDL 語(yǔ)言搭建一個(gè)以 ARM Cortex-M0 為處理器核的嵌入式SOC系統(tǒng),系統(tǒng)包含以下幾個(gè)部分： (1)ARM Cortex-M0核 (2)AHB總線譯碼器 (3)AHB總線從設(shè)備多路復(fù)用器 (4)片上存儲(chǔ)器外設(shè) (5)LED外設(shè) (6)七段數(shù)碼管 (7)定時(shí)器 (8)UART
標(biāo)簽： ARM 實(shí)驗(yàn)報(bào)告
上傳時(shí)間： 2020-03-21
上傳用戶：wssss
本設(shè)計(jì)方案中我采用多路復(fù)用器，2-4譯碼器，LED燈和或門等器件來完成設(shè)計(jì)。用2個(gè)74x151多路復(fù)用器擴(kuò)展為16-2多路復(fù)用器,題目中的地址代碼A、B、C、D4個(gè)輸入端作為擴(kuò)展的多路復(fù)用器的地址端，DO-D8作為數(shù)據(jù)端。開箱鑰匙孔信號(hào)E作為2-4decoder的使能端。設(shè)計(jì)開鎖的正確代碼為0101，當(dāng)用鑰匙開鎖(即2-4decoder的使能端有效〉時(shí)，如果正確輸入開鎖密碼:0101，則輸出Y為邏輯高電平，Y’為邏輯低電平，鎖被打開，而LED燈不會(huì)亮（即不會(huì)報(bào)警);如果輸入的密碼錯(cuò)誤或者鑰匙孔信號(hào)無(wú)效，則輸出Y為邏輯低電平，Y’為邏輯高電平，鎖無(wú)法打開，邏輯高電平Y(jié)’驅(qū)動(dòng)LED燈亮，產(chǎn)生報(bào)警效果。2.設(shè)計(jì)原理圖:(以下電路圖為用QuartusI蹤合后截屏所得) 本設(shè)計(jì)方案中我采用多路復(fù)用器，2-4譯碼器，LED燈和或門等器件來完成設(shè)計(jì)。用2個(gè)74x151多路復(fù)用器擴(kuò)展為16-2多路復(fù)用器,題目中的地址代碼A、B、C、D4個(gè)輸入端作為擴(kuò)展的多路復(fù)用器的地址端，DO-D8作為數(shù)據(jù)端。開箱鑰匙孔信號(hào)E作為2-4decoder的使能端。設(shè)計(jì)開鎖的正確代碼為0101，當(dāng)用鑰匙開鎖(即2-4decoder的使能端有效〉時(shí)，如果正確輸入開鎖密碼:0101，則輸出Y為邏輯高電平，Y’為邏輯低電平，鎖被打開，而LED燈不會(huì)亮（即不會(huì)報(bào)警);如果輸入的密碼錯(cuò)誤或者鑰匙孔信號(hào)無(wú)效，則輸出Y為邏輯低電平，Y’為邏輯高電平，鎖無(wú)法打開，邏輯高電平Y(jié)’驅(qū)動(dòng)LED燈亮，產(chǎn)生報(bào)警效果。2.設(shè)計(jì)原理圖:(以下電路圖為用QuartusI蹤合后截屏所得)
標(biāo)簽： 密碼鎖
上傳時(shí)間： 2021-04-26
上傳用戶：情可傾想
該ADC0831系列是8位逐次地址邏輯近似A/D轉(zhuǎn)換器，具有串行I/O和可配置的輸入多路復(fù)用器，最多8個(gè)通道。
標(biāo)簽： adc0832
上傳時(shí)間： 2022-04-02
上傳用戶：
特點(diǎn):o ARM? Cortex?-M4 CPU 平臺(tái)o 高達(dá)150MHz 的高性能Cortex?-M4 處理器o 集成FPU 和MPUo 內(nèi)存o 512KB 片上SRAMo 2KB 至512KB 可編程保持存儲(chǔ)區(qū)o 閃存o 1MB 集成閃存o 原地執(zhí)行NOR 閃存接口，在閃存中執(zhí)行時(shí)接近0 等待狀態(tài)o 供電和復(fù)位管理系統(tǒng)o 片上穩(wěn)壓器，支持1.7V-3.6V 輸入o 上電復(fù)位（POR）o 時(shí)鐘管理o 10-30MHz 晶體振蕩器o 內(nèi)部16MHz RCo 32kHz 晶體振蕩器o 內(nèi)部32kHz RCo 具有可編程輸出頻率的低功耗PLLo 通用DMA：具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG（真隨機(jī)數(shù)發(fā)生器）的簡(jiǎn)單加密引擎o 定時(shí)器/計(jì)數(shù)器o 1x 系統(tǒng)節(jié)拍定時(shí)器o 4x 32 位定時(shí)器o 1x 看門狗定時(shí)器o 功耗（待確認(rèn)）o 滿載：待定uA/MHz @ 25°Co 運(yùn)行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存儲(chǔ)器o 待機(jī)：待定@ 25°C，內(nèi)部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 樣本o 可通過8:1 多路復(fù)用器選擇輸入o 1 個(gè)帶有集成PHY 的USB 2.0 高速雙角色端口o 兩個(gè)SD / SDIO 主機(jī)接口o SD/SDIO 2.0 模式：時(shí)鐘高達(dá)50MHzo LCD 控制器o 分辨率高達(dá)480x320o 6800 和8080 異步模式（8 位）o JTAG 調(diào)試功能o 3 個(gè)PWM（6 個(gè)輸出），3 個(gè)捕捉和3 個(gè)QEP 模塊o 4x UART，帶有HW 流控制，最高可達(dá)4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高達(dá)25MHz，1x SPI 從器件高達(dá)10MHzo 32 個(gè)GPIOo 68 引腳QFN 封裝o 溫度范圍：-40 至85°C4.1 帶FPU 內(nèi)核的ARM?CORTEX?-M4帶有FPU 處理器的ARM?Cortex?-M4 是一款32 位RISC 處理器，具有出色的代碼和功率效率。它支持一組DSP 指令，以允許高效執(zhí)行信號(hào)處理算法，非常適合于可穿戴和其他嵌入式市場(chǎng)。集成的單精度FPU（浮點(diǎn)單元）便于重用第三方庫(kù)，從而縮短開發(fā)時(shí)間。內(nèi)部?jī)?nèi)存保護(hù)單元（MPU）用于管理對(duì)內(nèi)的訪問，以防止一個(gè)任務(wù)意外破壞另一個(gè)活動(dòng)任務(wù)使用的內(nèi)存。集成緊密耦合的嵌套向量中斷控制器，提供多達(dá)16 個(gè)優(yōu)先級(jí)。4.2 系統(tǒng)內(nèi)存Bock 包含512kB 零等待狀態(tài)SRAM，非常適合于當(dāng)今算法日益增長(zhǎng)的需求。同時(shí)，內(nèi)存被細(xì)分為更小的區(qū)，從而可以單獨(dú)地關(guān)閉以降低功耗。4.3 閃存和XIP 單元提供1MB 的集成NOR 閃存，以支持CPU 直接執(zhí)行。為了提高性能，XIP 單元具有集成的緩存系統(tǒng)。緩沖內(nèi)存與系統(tǒng)內(nèi)存共享。與從系統(tǒng)內(nèi)存運(yùn)行性能相比，XIP 單元使得許多應(yīng)用程序的運(yùn)行接近100％。4.4 ROM集成ROM 固件包含通過NOR 閃存正常引導(dǎo)所需的引導(dǎo)加載程序，支持用于批量生產(chǎn)的閃存編程，還包括用于調(diào)試目的的UART 和USB 啟動(dòng)功能。
標(biāo)簽： tg401
上傳時(shí)間： 2022-06-06
上傳用戶：qdxqdxqdxqdx
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
