摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時(shí)鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時(shí)來達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開頭有一個(gè)用于同步檢測的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個(gè)系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們在這里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們設(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過采樣 點(diǎn)依次相差90°相位。通過存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
layout中電源和地的處理
上傳時(shí)間： 2013-11-13
上傳用戶：xiaozhiqban
數(shù)字地模擬地的布線規(guī)則,如何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容(EMC)的兩個(gè)基本原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面。相反，如果系統(tǒng)存在兩個(gè)參考面，就可能形成一個(gè)偶極天線(注：小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比)；而如果信號(hào)不能通過盡可能小的環(huán)路返回，就可能形成一個(gè)大的環(huán)狀天線(注：小型環(huán)狀天線的輻射大小與環(huán)路面積、流過環(huán)路的電流大小以及頻率的平方成正比)。在設(shè)計(jì)中要盡可能避免這兩種情況。 有人建議將混合信號(hào)電路板上的數(shù)字地和模擬地分割開，這樣能實(shí)現(xiàn)數(shù)字地和模擬地之間的隔離。盡管這種方法可行，但是存在很多潛在的問題，在復(fù)雜的大型系統(tǒng)中問題尤其突出。最關(guān)鍵的問題是不能跨越分割間隙布線，一旦跨越了分割間隙布線，電磁輻射和信號(hào)串?dāng)_都會(huì)急劇增加。在PCB設(shè)計(jì)中最常見的問題就是信號(hào)線跨越分割地或電源而產(chǎn)生EMI問題。 如圖1所示，我們采用上述分割方法，而且信號(hào)線跨越了兩個(gè)地之間的間隙，信號(hào)電流的返回路徑是什么呢？假定被分割的兩個(gè)地在某處連接在一起(通常情況下是在某個(gè)位置單點(diǎn)連接)，在這種情況下，地電流將會(huì)形成一個(gè)大的環(huán)路。流經(jīng)大環(huán)路的高頻電流會(huì)產(chǎn)生輻射和很高的地電感，如果流過大環(huán)路的是低電平模擬電流，該電流很容易受到外部信號(hào)干擾。最糟糕的是當(dāng)把分割地在電源處連接在一起時(shí)，將形成一個(gè)非常大的電流環(huán)路。另外，模擬地和數(shù)字地通過一個(gè)長導(dǎo)線連接在一起會(huì)構(gòu)成偶極天線。
標(biāo)簽： 數(shù)字地 布線規(guī)則 模擬
上傳時(shí)間： 2013-10-23
上傳用戶：rtsm07
敘述了雙同步旋轉(zhuǎn)坐標(biāo)變換原理，提出了一種基于此變換的新型鎖相環(huán)(SPLL)設(shè)計(jì)方法，闡述了新型SPLL在蓄電池充放電裝置中的具體應(yīng)用方案，該方案能夠在電網(wǎng)電壓發(fā)生畸變及不平衡條件下利用雙同步旋轉(zhuǎn)坐標(biāo)變換快速、準(zhǔn)確地鎖定電網(wǎng)電壓相位。根據(jù)該應(yīng)用方案建立的裝置控制策略將大大提高基于可逆PWM整流器的蓄電池充放電裝置的充放電性能和效率。仿真結(jié)果驗(yàn)證了方案的可行性和有效性。
標(biāo)簽： SPLL 蓄電池充放電 中的應(yīng)用 裝置
上傳時(shí)間： 2013-10-08
上傳用戶：caiqinlin
影響數(shù)字信號(hào)處理發(fā)展的最主要因素之一就是處理速度。DFT使計(jì)算機(jī)處理頻域信號(hào)成為可能，但當(dāng)N很大時(shí)，直接計(jì)算N點(diǎn)DFT的計(jì)算量非常大。FFT可使DFT的運(yùn)算量下降幾個(gè)數(shù)量級(jí)，從而使數(shù)字信號(hào)處理的速度大大提高。本文介紹了如何利用高性能數(shù)字信號(hào)處理器實(shí)現(xiàn)FFT算法，給出了程序流程圖及關(guān)鍵程序源碼。該算法采用基2 FFT算法，參數(shù)計(jì)算主要采用查表法，計(jì)算量小，實(shí)時(shí)性高。在電網(wǎng)諧波檢測應(yīng)用中表明，該方法既能有效地檢測出電網(wǎng)諧波，又能滿足實(shí)時(shí)性要求。
標(biāo)簽： FFT 算法 電網(wǎng)諧波 檢測
上傳時(shí)間： 2013-10-21
上傳用戶：asaqq
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準(zhǔn)電路。本文在原有Banba帶隙基準(zhǔn)電路的基礎(chǔ)上，通過采用共源共柵電流鏡結(jié)構(gòu)和引入負(fù)反饋環(huán)路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明：在-40~100 ℃的溫度范圍內(nèi)，輸出電壓擺動(dòng)僅為1.7 mV，在低頻時(shí)達(dá)到100 dB以上的電源抑制比（PSRR），整個(gè)電路功耗僅僅只有30 μA。可以很好地應(yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計(jì)中。
標(biāo)簽： CMOS 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-10-27
上傳用戶：thesk123
針對開關(guān)電源中的整流電路和其本身的非線性負(fù)載特性產(chǎn)生大量諧波污染公共電網(wǎng)問題，提出了一種高功率因素校正電路。采用英飛凌（Infineon）公司的CCM控制模式功率因素校正芯片ICE2PCS01控制驅(qū)動(dòng)MOSFET開關(guān)管，并與升壓電感、輸出電容等組成Boost拓?fù)浣Y(jié)構(gòu)，輸入電流與基準(zhǔn)電流比較后的誤差電流經(jīng)過放大，再與PWM波比較，得到開關(guān)管驅(qū)動(dòng)信號(hào)，快速而精確地使輸入電流平均值與輸入整流電壓同相位，接近正弦波。結(jié)果表明，該電路方案能大大減小輸入電流的諧波分量，在AC176V-264V的寬電壓輸入范圍內(nèi)得到穩(wěn)定的DC380V輸出，功率因素高達(dá)0.98。
上傳時(shí)間： 2014-01-25
上傳用戶：13517191407
PCB數(shù)字地和模擬地
上傳時(shí)間： 2013-10-26
上傳用戶：許小華
關(guān)于數(shù)字地與模擬地的隔離問題
上傳時(shí)間： 2013-11-16
上傳用戶：tangsiyun
AL-TBP系列組合式過電壓保護(hù)器 隨著真空開關(guān)的廣泛使用，開斷能力引發(fā)的各類操作過電壓，對電力設(shè)備的保護(hù)提出了新的課題．由于中壓電網(wǎng)（3～66kV）的一些特殊性,常規(guī)避雷器對各類操作過電壓不敏感,起不到保護(hù)作用.組合式過電壓保護(hù)器是解決這一難題而研制的新產(chǎn)品。該類產(chǎn)品采用四星型接法,設(shè)置公共中性點(diǎn),不但可以大大降低相間過電壓,而且相對地保護(hù)水平也有質(zhì)的提高,起到了對真空開關(guān)操作過電壓的有效限制。本公司產(chǎn)品為復(fù)合絕緣式,結(jié)構(gòu)小巧緊湊、整體全封閉成型；選用優(yōu)質(zhì)金屬氧化物閥片，工作特性高、安全方便；特別適合與KYN、XGN、GBC、JYN、GZS等不同型號(hào)的中壓成套開關(guān)柜配合使用，或直接安裝在小型箱式變電站內(nèi)。 本產(chǎn)品使用于交流中壓3～66kV電力系統(tǒng)，用于防止主要由真空開關(guān)產(chǎn)生的操作過電壓對電力設(shè)備的損害，同時(shí)兼有防雷功能。 我公司產(chǎn)品技術(shù)標(biāo)準(zhǔn)，主要參考GB11032-2000《交流無間隙金屬氧化物避雷器》、JB/T9672-2005《有串聯(lián)間隙金屬氧化物避雷器》、DL/T620-1997《交流電氣裝置的過電壓保護(hù)和絕緣配置》、JB/T10496-2005《三相組合式無間隙金屬氧化物避雷器》等上述標(biāo)準(zhǔn)生產(chǎn)過電壓保護(hù)器產(chǎn)品，并在西安國家檢測中心已通過了全部實(shí)驗(yàn)。
標(biāo)簽： AL-TBP 組合式 過電壓保護(hù)器
上傳時(shí)間： 2013-11-19
上傳用戶：88mao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
