5分鐘學(xué)會使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
上傳時(shí)間： 2013-08-22
上傳用戶：xmsmh
大容量FPGA數(shù)據(jù)的EEPROM串行加載
上傳時(shí)間： 2013-08-23
上傳用戶：GeekyGeek
西安大唐電訊的經(jīng)典內(nèi)部培訓(xùn)資料，寫的很有水平，希望大家能從中領(lǐng)悟點(diǎn)東西
標(biāo)簽： 大唐 內(nèi)部培訓(xùn)資料
上傳時(shí)間： 2013-08-26
上傳用戶：450976175
上海外灘看到的最大的LED顯示屏的內(nèi)核源代碼，主要是完成視頻信號的遠(yuǎn)距離傳輸?shù)木幗獯a與接口轉(zhuǎn)換
上傳時(shí)間： 2013-08-28
上傳用戶：LIKE
大唐電信FPGA設(shè)計(jì)經(jīng)驗(yàn).pdf\r\n對初涉及FPGA者來說，無疑是很好的指導(dǎo)。\r\n從開始就讓別人的經(jīng)驗(yàn)成為自己的習(xí)慣
標(biāo)簽： FPGA 大唐電信 設(shè)計(jì)經(jīng)驗(yàn)
上傳時(shí)間： 2013-08-30
上傳用戶：dyctj
鼠標(biāo)例程\r\n\r\ninstall_mouse \r\nremove_mouse \r\nmouse_x \r\nmouse_y \r\nmouse_b \r\nmouse_pos \r\nshow_mouse \r\nscare_mouse \r\nunscare_mouse \r\nfreeze_mouse_flag \r\nposition_mouse \r\nset_mouse_range \r\nset_mouse_speed \r\nset_mouse_sprite \r\nset_mou
上傳時(shí)間： 2013-09-06
上傳用戶：siguazgb
對于學(xué)習(xí)PCB設(shè)計(jì)和ORCAD做原理圖的朋友有很大的幫助，的確不錯(cuò)的
上傳時(shí)間： 2013-09-09
上傳用戶：kinochen
CAM350 為PCB 設(shè)計(jì)和PCB 生產(chǎn)提供了相應(yīng)的工具（CAM350 for PCB Designers 和CAM350 for CAM Engineers），很容易地把PCB設(shè)計(jì)和PCB生產(chǎn)融合起來。CAM350 v8.7的目標(biāo)是在PCB設(shè)計(jì)和PCB制造之間架起一座橋梁隨著如今電子產(chǎn)品的朝著小體積、高速度、低價(jià)格的趨勢發(fā)展，導(dǎo)致了設(shè)計(jì)越來越復(fù)雜，這就要求精確地把設(shè)計(jì)數(shù)據(jù)轉(zhuǎn)換到PCB生產(chǎn)加工中去。CAM350為您提供了從PCB設(shè)計(jì)到生產(chǎn)制程的完整流程，從PCB設(shè)計(jì)數(shù)據(jù)到成功的PCB生產(chǎn)的轉(zhuǎn)化將變得高效和簡化。基于PCB制造過程，CAM350為PCB設(shè)計(jì)和PCB生產(chǎn)提供了相應(yīng)的工具（CAM350 for PCB Designers和CAM350 for CAM Engineers），很容易地把PCB設(shè)計(jì)和PCB生產(chǎn)融合起來。平滑流暢地轉(zhuǎn)換完整的工程設(shè)計(jì)意圖到PCB生產(chǎn)中提高PCB設(shè)計(jì)的可生產(chǎn)性，成就成功的電子產(chǎn)品為PCB設(shè)計(jì)和制造雙方提供有價(jià)值的橋梁作用CAM350是一款獨(dú)特、功能強(qiáng)大、健全的電子工業(yè)應(yīng)用軟件。DOWNSTREAM開發(fā)了最初的基于PCB設(shè)計(jì)平臺的CAM350，到基于整個(gè)生產(chǎn)過程的CAM350并且持續(xù)下去。CAM350功能強(qiáng)大，應(yīng)用廣泛，一直以來它的信譽(yù)和性能都是無與倫比的。 CAM350PCB設(shè)計(jì)的可制造性分析和優(yōu)化工具今天的PCB 設(shè)計(jì)和制造人員始終處于一種強(qiáng)大的壓力之下，他們需要面對業(yè)界不斷縮短將產(chǎn)品推向市場的時(shí)間、品質(zhì)和成本開銷的問題。在48 小時(shí)，甚至在24 小時(shí)內(nèi)完成工作更是很平常的事，而產(chǎn)品的復(fù)雜程度卻在日益增加，產(chǎn)品的生命周期也越來越短，因此，設(shè)計(jì)人員和制造人員之間協(xié)同有效工作的壓力也隨之越來越大！隨著電子設(shè)備的越來越小、越來越復(fù)雜，使得致力于電子產(chǎn)品開發(fā)每一個(gè)人員都需要解決批量生產(chǎn)的問題。如果到了完成制造之后發(fā)現(xiàn)設(shè)計(jì)失敗了，則你將錯(cuò)過推向市場的大好時(shí)間。所有的責(zé)任并不在于制造加工人員，而是這個(gè)項(xiàng)目的全體人員。多年的實(shí)踐已經(jīng)證明了，你需要清楚地了解到有關(guān)制造加工方面的需求是什么，有什么方面的限制，在PCB設(shè)計(jì)階段或之后的處理過程是什么。為了在制造加工階段能夠協(xié)同工作，你需要在設(shè)計(jì)和制造之間建立一個(gè)有機(jī)的聯(lián)系橋梁。你應(yīng)該始終保持清醒的頭腦，記住從一開始，你的設(shè)計(jì)就應(yīng)該是容易制造并能夠取得成功的。CAM350 在設(shè)計(jì)領(lǐng)域是一個(gè)物有所值的制造分析工具。CAM350 能夠滿足你在制造加工方面的需求，如果你是一個(gè)設(shè)計(jì)人員，你能夠建立你的設(shè)計(jì)，將任務(wù)完成后提交給產(chǎn)品開發(fā)過程中的下一步工序。現(xiàn)在采用CAM350，你能夠處理面向制造方面的一些問題，進(jìn)行一些簡單地處理，但是對于PCB設(shè)計(jì)來說是非常有效的，這就被成為"可制造性(Manufacturable)"。可制造性設(shè)計(jì)(Designing for Fabrication)使用DFF Audit，你能夠確保你的設(shè)計(jì)中不會包含任何制造規(guī)則方面的沖突(Manufacturing Rule Violations)。DFF Audit 將執(zhí)行超過80 種裸板分析檢查，包括制造、絲印、電源和地、信號層、鉆孔、阻焊等等。建立一種全新的具有藝術(shù)特征的Latium 結(jié)構(gòu)，運(yùn)行DFF Audit 僅僅需要幾分鐘的時(shí)間，并具有很高的精度。在提交PCB去加工制造之間，就能夠定位、標(biāo)識并立刻修改所有的沖突，而不是在PCB板制造加工之后。DFF Audit 將自動地檢查酸角(acid traps)、阻焊條(soldermask slivers)、銅條(copper slivers)、殘缺熱焊盤(starved thermals)、焊錫搭橋(soldermask coverage)等等。它將能夠確保阻焊數(shù)據(jù)的產(chǎn)生是根據(jù)一定安全間距，確保沒有潛在的焊錫搭橋的條件、解決酸角(Acid Traps)的問題，避免在任何制造車間的CAM部門產(chǎn)生加工瓶頸。
上傳時(shí)間： 2013-11-23
上傳用戶：四只眼
針對科研實(shí)踐中需要采集大動態(tài)范圍模擬信號的問題，構(gòu)建基于可變增益放大器8369的數(shù)字AGC系統(tǒng)。采用基于雙斜率濾波技術(shù)的設(shè)計(jì)，給出AGC控制算法的實(shí)現(xiàn)流程，利用Matlab仿真引入算例證明算法的可行性，并討論算法中關(guān)鍵參數(shù)取值對控制精度的影響。實(shí)際系統(tǒng)達(dá)到50dB動態(tài)范圍的設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-12-22
上傳用戶：lx9076
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動化”，是指以計(jì)算機(jī)為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計(jì)過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-19
上傳用戶：wxqman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<s id="momgq"></s>