大西瓜FPGA開發(fā)板的教程，比較詳細(xì)。
標(biāo)簽： FPGA 開發(fā)板 進(jìn)階 教程
上傳時(shí)間： 2013-11-05
上傳用戶：dudu121
我國(guó)的骨干通信網(wǎng)上的傳輸速率已經(jīng)向40 GB/s甚至是160 GB/s發(fā)展，傳輸線路以光纖作為主要的傳輸通道。與光纖相關(guān)的損耗和單模光纖的主要色散，即偏振模色散，不僅僅限制了光信號(hào)在通信過程中的傳輸距離，還很大程度上影響其通信容量。其中，偏振模色散對(duì)單模光纖高速和長(zhǎng)距離通信的影響尤為突出。因此應(yīng)現(xiàn)代光纖通信技術(shù)網(wǎng)的高速發(fā)展的需要，把當(dāng)前流行的FPGA技術(shù)應(yīng)用到單模光纖的偏振模色散的自適應(yīng)補(bǔ)償技術(shù)中，用硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，可以大大提高光纖的偏振模色散自適應(yīng)補(bǔ)償對(duì)實(shí)時(shí)性和穩(wěn)定性的要求。
標(biāo)簽： FPGA 偏振模 仿真 補(bǔ)償技術(shù)
上傳時(shí)間： 2013-11-15
上傳用戶：zhaiye
賽靈思推出的三款全新產(chǎn)品系列不僅發(fā)揮了臺(tái)積電28nm 高介電層金屬閘 (HKMG) 高性能低功耗 (HPL) 工藝技術(shù)前所未有的功耗、性能和容量?jī)?yōu)勢(shì)，而且還充分利用 FPGA 業(yè)界首款統(tǒng)一芯片架構(gòu)無(wú)與倫比的可擴(kuò)展性，為新一代系統(tǒng)提供了綜合而全面的平臺(tái)基礎(chǔ)。目前，隨著賽靈思 7 系列 (Virtex®-7、Kintex™-7 和Artix™-7 系列) 的推出，賽靈思將系統(tǒng)功耗、性價(jià)比和容量推到了全新的水平，這在很大程度上要?dú)w功于臺(tái)積電 28nm HKMG 工藝出色的性價(jià)比優(yōu)勢(shì)以及芯片和軟件層面上的設(shè)計(jì)創(chuàng)新。結(jié)合業(yè)經(jīng)驗(yàn)證的 EasyPath™成本降低技術(shù)，上述新系列產(chǎn)品將為新一代系統(tǒng)設(shè)計(jì)人員帶來(lái)無(wú)與倫比的價(jià)值
標(biāo)簽： Virtex Kintex Artix FPGA
上傳時(shí)間： 2013-11-15
上傳用戶：chenhr
隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫原理圖連線等工作解脫開來(lái)能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來(lái)越多的工程師不關(guān)心自己的電路實(shí)現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語(yǔ)言描述電路時(shí)腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來(lái)之后是什么樣子映射到芯片中又會(huì)是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計(jì)技巧過分依賴綜合等工具工具不行自己也就束手無(wú)策導(dǎo)致問題遲遲不能解決從而嚴(yán)重影響開發(fā)周期導(dǎo)致開發(fā)成本急劇上升 目前我們的設(shè)計(jì)規(guī)模越來(lái)越龐大動(dòng)輒上百萬(wàn)門幾百萬(wàn)門的電路屢見不鮮同時(shí)我們所采用的器件工藝越來(lái)越先進(jìn)已經(jīng)步入深亞微米時(shí)代而在對(duì)待深亞微米的器件上我們的設(shè)計(jì)方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時(shí)我相信ASIC設(shè)計(jì)以后也會(huì)如此此時(shí)如果我們不在設(shè)計(jì)方法設(shè)計(jì)技巧上有所提高是無(wú)法面對(duì)這些龐大的基于深亞微米技術(shù)的電路設(shè)計(jì)而且現(xiàn)在的競(jìng)爭(zhēng)越來(lái)越激勵(lì)從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯(cuò)誤認(rèn)識(shí)開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時(shí)大小和面積資源占用率為主題描述在FPGA設(shè)計(jì)過程中應(yīng)當(dāng)注意的問題和可以采用的設(shè)計(jì)技巧本文對(duì)讀者的技能基本要求是熟悉數(shù)字電路基本知識(shí)如加法器計(jì)數(shù)器RAM等熟悉基本的同步電路設(shè)計(jì)方法熟悉HDL語(yǔ)言對(duì)FPGA的結(jié)構(gòu)有所了解對(duì)FPGA設(shè)計(jì)流程比較了解
標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧
上傳時(shí)間： 2013-11-06
上傳用戶：asdfasdfd
基于Actel FPGA 的雙端口RAM 設(shè)計(jì)雙端口RAM 芯片主要應(yīng)用于高速率、高可靠性、對(duì)實(shí)時(shí)性要求高的場(chǎng)合，如實(shí)現(xiàn)DSP與PCI 總線芯片之間的數(shù)據(jù)交換接口電路等。但普通雙端口RAM 最大的缺點(diǎn)是在兩個(gè)CPU發(fā)生競(jìng)爭(zhēng)時(shí)，有一方CPU 必須等待，因而降低了訪問效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內(nèi)部競(jìng)爭(zhēng)問題，并融合了中斷、旗語(yǔ)、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡(jiǎn)單等優(yōu)點(diǎn)，但缺點(diǎn)也非常明顯，那就是價(jià)格太昂貴。為解決IDT 專用雙端口RAM 芯片的價(jià)格過高問題，廣州致遠(yuǎn)電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實(shí)現(xiàn)，不僅具有IDT 專用雙端口RAM 芯片的所有性能特點(diǎn)，更是在價(jià)格上得到了很大改善，以A3P060雙端口RAM 為例，在相同容量（2K 字節(jié)）下，其價(jià)格僅為IDT 專用芯片的六分之一。
上傳時(shí)間： 2013-10-22
上傳用戶：blacklee
多入多出（MIMO）傳輸技術(shù)是第四代移動(dòng)通信系統(tǒng)的關(guān)鍵技術(shù)之一，而小尺寸間隔下天線陣元間的互耦效應(yīng)則是有可能影響MIMO系統(tǒng)性能的一個(gè)重要因素。文中首先研究分析了一種接近實(shí)際電波傳輸環(huán)境的、收發(fā)端皆存在散射體的雙散射MIMO信道傳輸模型，然后將天線互耦效應(yīng)引入此MIMO傳輸系統(tǒng)；接下來(lái)通過建立多天線系統(tǒng)等效互耦效應(yīng)網(wǎng)絡(luò)模型，推導(dǎo)了互耦效應(yīng)影響下空間相關(guān)系數(shù)和信道容量表達(dá)式；最后通過計(jì)算機(jī)仿真研究了雙散射環(huán)境下天線陣元互耦對(duì)MIMO系統(tǒng)信道容量的影響。仿真實(shí)驗(yàn)表明：雙散射環(huán)境下，互耦效應(yīng)將降低MIMO系統(tǒng)信道容量。
標(biāo)簽： MIMO 互耦效應(yīng) 散射 信道容量
上傳時(shí)間： 2014-12-29
上傳用戶：leyesome
本文采用分圓格方法，設(shè)計(jì)了一種簡(jiǎn)化型具全分集、滿速率特性的四發(fā)四收準(zhǔn)正交空時(shí)分組碼。該準(zhǔn)正交空時(shí)分組碼不僅比傳統(tǒng)的基于星座調(diào)制技術(shù)的四發(fā)四收準(zhǔn)正交空時(shí)碼具有更大的分集增益上界，而且比已有的八發(fā)一收分圓準(zhǔn)正交空時(shí)碼在誤碼率和信道容量、以及中斷概率等方面皆具有顯著的優(yōu)越性。
上傳時(shí)間： 2014-12-29
上傳用戶：dragonhaixm
介紹了MIMO的基本原理，并在此基礎(chǔ)上對(duì)MIMO在不同移動(dòng)通信系統(tǒng)中的應(yīng)用進(jìn)行了闡述，最后介紹了R&S公司的相應(yīng)測(cè)試解決方案。 1 引言 對(duì)于所有的無(wú)線通信系統(tǒng)而言，無(wú)論是3GPP UMTS這樣的移動(dòng)無(wú)線網(wǎng)絡(luò)，還是像WLAN那樣的無(wú)線局域網(wǎng)，除了通過高階調(diào)制或更大的信號(hào)帶寬這樣傳統(tǒng)的方式來(lái)提高數(shù)據(jù)速率以外，還可以通過多天線技術(shù)來(lái)提高信道的容量。作為未來(lái)移動(dòng)通信的必選項(xiàng)目，MIMO已經(jīng)引起了更多的關(guān)注，而對(duì)于MIMO系統(tǒng)的實(shí)現(xiàn)和測(cè)試，也成為通信行業(yè)的熱點(diǎn)及難點(diǎn)。本文在介紹MIMO的基本原理以及在MIMO不同移動(dòng)通信標(biāo)準(zhǔn)表現(xiàn)形式的基礎(chǔ)上，介紹R&S公司提供的相應(yīng)測(cè)試解決方案，可以滿足不同客戶、不同標(biāo)準(zhǔn)及不同階段的MIMO系統(tǒng)測(cè)試需求。 2 MIMO基本原理 根據(jù)不同的傳輸信道類型，可以在無(wú)線系統(tǒng)中使用相應(yīng)的分集方式。目前，主要的分集方式包括時(shí)間分集（不同的時(shí)隙和信道編碼）、頻率分集（不同的信道、擴(kuò)頻和OFDM）以及空間分集等。多天線系統(tǒng)利用的就是空間方式，而MIMO作為典型的多天線系統(tǒng)，可以明顯提高傳輸速率。而在實(shí)際的無(wú)線系統(tǒng)中，可以根據(jù)實(shí)際情況使用一種或者多種分集方式。
上傳時(shí)間： 2013-12-26
上傳用戶：dave520l
PCIE 3.0相對(duì)于它的前一代PCIE 2.0的最主要的一個(gè)區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數(shù)據(jù)編碼為10位數(shù)據(jù)進(jìn)行傳輸，這樣鏈路中將會(huì)有20%信息量是無(wú)效的，即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數(shù)據(jù)，編碼方式也不可或缺，因此在PCIE 3.0中還通過使用128B/130B的編碼方式（無(wú)效信息量減低為1.5625%），同時(shí)使用加擾的方式（即數(shù)據(jù)流先和一個(gè)多項(xiàng)式異或得到一個(gè)更加隨機(jī)性的數(shù)據(jù)，到接收端使用同樣的多項(xiàng)式將其恢復(fù)出來(lái)）來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)的實(shí)現(xiàn)。
標(biāo)簽： PCIE 3.0 力科 發(fā)射機(jī)
上傳時(shí)間： 2014-12-29
上傳用戶：shaojie2080
各種自制無(wú)線，DIY無(wú)限天線大集合。
上傳時(shí)間： 2013-11-23
上傳用戶：zsjzc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
