選擇排序法的概念簡(jiǎn)單，每次從未排序部份選一最小值，插入已排序部份的後端，其時(shí)間主要花費(fèi)於在整個(gè)未排序部份尋找最小值，如果能讓搜尋最小值的方式加快，選擇排序法的速率也就可以加快，Heap排序法讓搜尋的路徑由樹(shù)根至最後一個(gè)樹(shù)葉，而不是整個(gè)未排序部份，因而稱之為改良的選擇排序法。
標(biāo)簽： 排序
上傳時(shí)間： 2013-12-14
上傳用戶：ywqaxiwang
#include "iostream.h" #include "iomanip.h" #define N 20 //學(xué)習(xí)樣本個(gè)數(shù) #define IN 1 //輸入層神經(jīng)元數(shù)目 #define HN 8 //隱層神經(jīng)元數(shù)目 #define ON 1 //輸出層神經(jīng)元數(shù)目 double P[IN] //單個(gè)樣本輸入數(shù)據(jù) double T[ON] //單個(gè)樣本教師數(shù)據(jù) double W[HN][IN] //輸入層至隱層權(quán)值 double V[ON][HN] //隱層至輸出層權(quán)值 double X[HN] //隱層的輸入 double Y[ON] //輸出層的輸入 double H[HN] //隱層的輸出
標(biāo)簽： define include iostream iomanip
上傳時(shí)間： 2014-01-01
上傳用戶：凌云御清風(fēng)
火車(chē)車(chē)廂重排 使用棧最少 （c++ 棧） 題目：一列貨運(yùn)列車(chē)共有n節(jié)車(chē)廂，每節(jié)車(chē)廂將停放在不同的車(chē)站，假定n個(gè)車(chē)站的編號(hào)分別為1—n,貨運(yùn)列車(chē)按照第n站至第1站的次序經(jīng)過(guò)這些車(chē)站，車(chē)廂的編號(hào)與他們的目的地相同。為了便于從列車(chē)上卸下相應(yīng)的車(chē)廂，必須重新排列車(chē)廂，使各車(chē)廂從前至后都按照編號(hào)1到n的次序排列，當(dāng)所有的車(chē)廂都 按照這種次序排列時(shí)，在每個(gè)車(chē)站只需卸掉最后一節(jié)車(chē)廂即可。
上傳時(shí)間： 2013-12-14
上傳用戶：zmy123
N系列射頻同軸連接器
上傳時(shí)間： 2013-06-29
上傳用戶：eeworm
新型智慧驅(qū)動(dòng)器可簡(jiǎn)化開(kāi)關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器
標(biāo)簽： 驅(qū)動(dòng) 開(kāi)關(guān)電源 同步整流器
上傳時(shí)間： 2013-06-05
上傳用戶：eeworm
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)，實(shí)現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計(jì)，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計(jì)以及各種顯示算法設(shè)計(jì)等。同時(shí)進(jìn)行了信號(hào)的高速采集和處理的實(shí)際測(cè)試，對(duì)實(shí)驗(yàn)測(cè)試數(shù)據(jù)進(jìn)行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，在FPGA平臺(tái)上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號(hào)轉(zhuǎn)換成頻率為原來(lái)頻率1/4的4路低速數(shù)據(jù)信號(hào)，再將這四路數(shù)據(jù)分別存儲(chǔ)到4個(gè)FIFO中，然后再對(duì)這4個(gè)FIFO中的數(shù)據(jù)拼接并存儲(chǔ)在FPGA片上的雙端口雙時(shí)鐘RAM中，最后將FPGA的雙端口雙時(shí)鐘RAM掛載到ARM系統(tǒng)的總線上，實(shí)現(xiàn)了ARM和FPGA共享存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個(gè)雙端口雙時(shí)鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計(jì)方面，我們通過(guò)使FIFO的數(shù)據(jù)存儲(chǔ)時(shí)鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實(shí)現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實(shí)現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動(dòng)程序設(shè)計(jì)、LCD驅(qū)動(dòng)程序移植、自定義的FPGA模塊驅(qū)動(dòng)程序設(shè)計(jì)、LCD顯示程序設(shè)計(jì)、多線程的應(yīng)用程序設(shè)計(jì)。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對(duì)頻率在5MHz以下的信號(hào)波形的直接顯示；對(duì)5MHz至40MHz的信號(hào)，使用正弦插值算法進(jìn)行處理，顯示效果良好。同時(shí)這種硬件結(jié)構(gòu)可擴(kuò)展性強(qiáng)，可以在此基礎(chǔ)上實(shí)現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-07-04
上傳用戶：林魚(yú)2016
資料->【F】機(jī)械結(jié)構(gòu)->【F1】機(jī)械叢書(shū)->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測(cè)與標(biāo)準(zhǔn)規(guī)范全書(shū)->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測(cè)與標(biāo)準(zhǔn)規(guī)范全書(shū)（第一篇 至 第二篇）.pdf
標(biāo)簽： 機(jī)械設(shè)計(jì) 制造工藝 質(zhì)量檢測(cè)
上傳時(shí)間： 2013-06-02
上傳用戶：Ants
資料->【F】機(jī)械結(jié)構(gòu)->【F1】機(jī)械叢書(shū)->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測(cè)與標(biāo)準(zhǔn)規(guī)范全書(shū)->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測(cè)與標(biāo)準(zhǔn)規(guī)范全書(shū)（第七篇 至 第十一篇）.pdf
標(biāo)簽： 機(jī)械設(shè)計(jì) 制造工藝 質(zhì)量檢測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：smthxt
用于FPGA的N+0.5分頻代碼，可以用來(lái)進(jìn)行非整數(shù)分頻！
上傳時(shí)間： 2013-08-06
上傳用戶：weixiao99
多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20
標(biāo)簽： 18b20 多路 測(cè)溫 顯示系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶：zhangchu0807
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
