本文介紹了一種基于現(xiàn)場可編程門陣列FPGA器件的電子密碼鎖的設(shè)計(jì)方法。重點(diǎn)闡述了紅外遙控電子密碼鎖的整體架構(gòu)設(shè)計(jì)；介紹了一種由PT2248作為發(fā)送器，MIM-R1AA 38KHZ紅外一體化接收解調(diào)器作為接收器的紅外遙控系統(tǒng)的構(gòu)建方法；詳細(xì)說明了如何運(yùn)用EDA技術(shù)自頂向下的設(shè)計(jì)方法，來實(shí)現(xiàn)基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報(bào)警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時(shí)，本論文詳細(xì)闡述了各模塊的功能及外部接口信號(hào)，給出了各模塊的仿真波形以及整個(gè)系統(tǒng)的測試流程和測試結(jié)果。本論文在介紹Spartan-3E系列FPGA芯片的特點(diǎn)和性能的同時(shí)，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設(shè)計(jì)完成的狀態(tài)機(jī)控制器分別實(shí)現(xiàn)液晶顯示控制器，通過比較分析得知KCPSM3實(shí)現(xiàn)的控制器，在對FPGA的資源利用方面更加合理，實(shí)現(xiàn)更加便捷。 本論文利用紅外遙控技術(shù)解鎖，大大提高了電子密碼鎖的安全性能；采用FPGA開發(fā)設(shè)計(jì)，所有算法完全由硬件電路來實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大為提高，同時(shí)由于FPGA具有在系統(tǒng)可編程功能，當(dāng)設(shè)計(jì)需要更改時(shí)，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設(shè)計(jì)下載到FPGA中即可，無需更改外部電路的設(shè)計(jì)，大大提高了設(shè)計(jì)的效率。因此，采用FPGA開發(fā)的數(shù)字系統(tǒng)，不僅具有很高的工作可靠性，其升級(jí)與改進(jìn)也極其方便。
上傳時(shí)間： 2013-06-19
上傳用戶：111111112
《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門核心課程。但是它涉及的知識(shí)面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲(chǔ)系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時(shí)，普遍覺得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)，學(xué)生通過實(shí)驗(yàn)環(huán)節(jié)，可以進(jìn)一步融會(huì)貫通學(xué)習(xí)內(nèi)容，掌握計(jì)算機(jī)各模塊的工作原理，相互關(guān)系的來龍去脈。 為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實(shí)驗(yàn)成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺(tái)。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念，使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡易和方便，而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡堋Ｓ?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU，但首先，學(xué)生必須知道CPU的各個(gè)功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺(tái)，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計(jì)出一套實(shí)驗(yàn)。 本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計(jì)算，存儲(chǔ)，I/O操作等均可由VHDL來實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等，這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實(shí)驗(yàn)實(shí)際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺(tái)，這樣既不會(huì)讓學(xué)生花太多的時(shí)間在畫電路圖上，又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺(tái)，即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求，規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯，通過把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺(tái)。 其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì)，如何運(yùn)用VHDL技術(shù)來依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語言作為一種國際標(biāo)準(zhǔn)化的硬件描述語言，自1987年獲得IEEE批準(zhǔn)以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計(jì)自動(dòng)化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次，論文針對實(shí)驗(yàn)平臺(tái)中遇到的較為棘手的多流水線等問題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件，實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計(jì)，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識(shí)或技能，因?yàn)閷?shí)驗(yàn)是在編寫VHDL代碼的前提下完成的。 本文在基于實(shí)驗(yàn)室的環(huán)境下，基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺(tái)方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。
標(biāo)簽： 計(jì)算機(jī)組成 實(shí)驗(yàn)
上傳時(shí)間： 2013-04-24
上傳用戶：小強(qiáng)mmmm
使用VB2008制作的串口收發(fā)工具,可以收發(fā)16進(jìn)制數(shù)據(jù),文本(支持ASCII或UNICODE編碼);具備定時(shí)自動(dòng)發(fā)送功能.系統(tǒng)需要.NET FRAMWORK3.5支持.
上傳時(shí)間： 2013-04-24
上傳用戶：qq442012091
本書涉及大量豐富的、工程師所喜好的技術(shù)細(xì)節(jié)如多種不同的設(shè)計(jì)流程、工具和概念。此外本書還涵蓋了一系列技術(shù)層次相對低的主題，如基本概念等。
標(biāo)簽： FPGA 設(shè)計(jì)指南 器件 流程
上傳時(shí)間： 2013-07-20
上傳用戶：D&L37
本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，最后給出了本文的主要研究內(nèi)容。 第二章敘述了線性調(diào)頻信號(hào)脈沖壓縮的基本原理，對系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時(shí)性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個(gè)部分：輸入部分、脈壓計(jì)算部分、輸出部分，并在流程圖中對各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時(shí)復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想，對其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對系統(tǒng)的測試驗(yàn)證，提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過Link for Modelsim工具，實(shí)現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實(shí)用性。滿足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動(dòng)態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時(shí)性好的優(yōu)點(diǎn)，為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號(hào)處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線性調(diào)頻信號(hào) 脈沖壓縮
上傳時(shí)間： 2013-07-01
上傳用戶：lingduhanya
近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務(wù)的需求迅猛增加，促進(jìn)了寬帶無線通信新技術(shù)的發(fā)展和應(yīng)用。正交頻分復(fù)用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應(yīng)用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時(shí)偏的影響，因此如何有效地消除頻偏和時(shí)偏，實(shí)現(xiàn)系統(tǒng)的時(shí)頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當(dāng)前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號(hào)的同步算法，并簡單介紹非基于數(shù)據(jù)符號(hào)同步技術(shù)。基于數(shù)據(jù)符號(hào)的同步技術(shù)通過加入訓(xùn)練符號(hào)或?qū)ьl等附加信息，并利用導(dǎo)頻或訓(xùn)練符號(hào)的相關(guān)性實(shí)現(xiàn)時(shí)頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時(shí)間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設(shè)計(jì)自動(dòng)化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應(yīng)用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點(diǎn)進(jìn)行了闡述，還介紹了在相關(guān)軟件平臺(tái)進(jìn)行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號(hào)三種算法進(jìn)行較詳細(xì)的分析和研究的基礎(chǔ)上，尤其改進(jìn)了基于導(dǎo)頻符號(hào)的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺(tái)上實(shí)現(xiàn)了 OFDM 同步的硬件設(shè)計(jì)，然后進(jìn)行了軟件仿真。其中對基于導(dǎo)頻符號(hào)同步的改進(jìn)算法硬件設(shè)計(jì)過程了進(jìn)行了詳細(xì)闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計(jì)同步算法也有具體的仿真實(shí)現(xiàn)。 最后，文章還對它們進(jìn)行了比較，基于導(dǎo)頻符號(hào)同步設(shè)計(jì)的同步精度比較高，但是耗費(fèi)芯片的資源多，另一個(gè)缺點(diǎn)是沒有頻偏估計(jì)，因此運(yùn)用受到一定限制。基于 PN 序列幀的同步設(shè)計(jì)使用了最少的芯片資源，但要提取 PN 序列中的信號(hào)數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設(shè)計(jì)占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點(diǎn)，但可以根據(jù)不同的信道環(huán)境選用它們。
標(biāo)簽： FPGA 數(shù)據(jù) 同步的 仿真實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：斷點(diǎn)PPpp
PCB特性阻抗計(jì)算工具：用于射頻電路，高速數(shù)字電路中傳輸線阻抗的計(jì)算
上傳時(shí)間： 2013-07-02
上傳用戶：abc123456.
Cadence 軟件是我們公司統(tǒng)一使用的原理圖設(shè)計(jì)、PCB 設(shè)計(jì)、高速仿真、自動(dòng)布線的EDA 工具。本篇 Cadence 使用手冊是一本基于Allegro SPB V15.2 版本的Cadence 軟件的基礎(chǔ)使用手冊，包括原理圖設(shè)計(jì)、 PCB 設(shè)計(jì)、高速仿真、約束管理器、自動(dòng)布線五個(gè)方面的內(nèi)容，是一個(gè)入門級(jí)的教材。通過這本手冊旨在 讓新進(jìn)員工能掌握Cadence 的基本使用方法，能獨(dú)立進(jìn)行原理圖及PCB 的設(shè)計(jì)，了解自動(dòng)布線、約束管理 器的使用，熟悉高速仿真的過程，并對公司的EDA 流程有全面的了解。
上傳時(shí)間： 2013-04-24
上傳用戶：天天天天
C240x/28xx 通用Flash燒寫工具,已經(jīng)經(jīng)過測試，燒寫比較方便實(shí)用，解決FLASH燒寫問題。-???????????
上傳時(shí)間： 2013-07-04
上傳用戶：1670240556
DAvE是英飛凌科技公司的電子芯片模擬開發(fā)應(yīng)用工具軟件。 戴夫會(huì)幫助你在你的項(xiàng)目中規(guī)劃你想使用的英飛凌單片機(jī)或dsp,以提供智能向?qū)?那幫你設(shè)定芯片來工作的方式和你需要的各功能模塊,自動(dòng)生成C-code驅(qū)動(dòng)功能與適當(dāng)?shù)膯纹鈬O(shè)備和中斷的控制。 DAvE會(huì)直接與編譯器的IDE互動(dòng)。
上傳時(shí)間： 2013-06-08
上傳用戶：refent
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
