這是關(guān)于如何使用Design Compiler_FPGA Design Flow 軟件的說(shuō)明書(shū)。
標(biāo)簽： Design Compiler_FPGA Flow 如何使用
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：chenxichenyue
關(guān)于如何使用fpga實(shí)現(xiàn)語(yǔ)音識(shí)別 最新版本
標(biāo)簽： fpga 如何使用 語(yǔ)音識(shí)別
上傳時(shí)間： 2013-08-24
上傳用戶(hù)：米卡
詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過(guò)程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLD 過(guò)程 如何提高
上傳時(shí)間： 2013-08-29
上傳用戶(hù)：wfeel
介紹了如何基于CPLD開(kāi)發(fā)單片機(jī)，其中詳細(xì)介紹了單片機(jī)的結(jié)構(gòu)和工作原理以及CPLD的詳細(xì)開(kāi)發(fā)技術(shù)
標(biāo)簽： CPLD 單片機(jī)
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：Aidane
在FPGA設(shè)計(jì)中解決如何消除毛刺現(xiàn)象的相關(guān)設(shè)計(jì)調(diào)整，對(duì)于FPGA的設(shè)計(jì)者來(lái)說(shuō)具有較好的學(xué)習(xí)作用。
標(biāo)簽： FPGA 毛刺 相關(guān)設(shè)計(jì)
上傳用戶(hù)：行旅的喵
這是一本介紹如何高效編寫(xiě)fpga，\r\n用少量的資源完成復(fù)扎的結(jié)構(gòu)，\r\n很不錯(cuò)，也很詳細(xì)，可以說(shuō)很經(jīng)典。
標(biāo)簽： fpga 編寫(xiě) 代碼
上傳時(shí)間： 2013-09-01
上傳用戶(hù)：清山綠水
一篇關(guān)于介紹如何使用Cadence工具的介紹資料
標(biāo)簽： Cadence 如何使用
上傳時(shí)間： 2013-09-04
上傳用戶(hù)：zhangyi99104144
Allegro 里面如何在端接匹配的情況下調(diào)等長(zhǎng)線
標(biāo)簽： Allegro 端接 等長(zhǎng)線
上傳時(shí)間： 2013-09-06
上傳用戶(hù)：gdgzhym
教你如何使用protel，里面包含課件，一共有七章
標(biāo)簽： protel 如何使用
上傳時(shí)間： 2013-09-11
上傳用戶(hù)：gai928943
PROTEL99SE如何建立層次原理圖
標(biāo)簽： PROTEL 99 SE 層次原理圖
上傳時(shí)間： 2013-09-13
上傳用戶(hù)：JIEWENYU
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
