用VHDL語言描述的用鎖存器，加法計(jì)數(shù)器，ROM存儲器構(gòu)成的RTL圖
上傳時間： 2013-12-12
上傳用戶：vodssv
周立功Magic2410實(shí)驗(yàn)箱光盤源碼 第5章Linux應(yīng)用程序編寫 5.1 HelloWorld程序?qū)嶒?yàn) 5.2 Linux定時器實(shí)驗(yàn) 5.3多進(jìn)程實(shí)驗(yàn) 5.4多線程實(shí)驗(yàn) 5.5文件和目錄操作實(shí)驗(yàn) 5.6 UDP實(shí)驗(yàn) 5.7 TCP實(shí)驗(yàn) 5.8 Webserver實(shí)驗(yàn)
標(biāo)簽： Linux HelloWorld Magic 實(shí)驗(yàn)
上傳時間： 2014-01-25
上傳用戶：fnhhs
C編譯器CodeVersion實(shí)作驅(qū)動LCD 128*64 MICRO_Controller :ATmega16L
標(biāo)簽： MICRO_Controller CodeVersion ATmega 128
上傳時間： 2013-12-26
上傳用戶：xieguodong1234
一個基于51單片機(jī)的鎖存器代碼.附帶電路圖
標(biāo)簽： 51單片機(jī) 鎖存器 代碼 電路圖
上傳時間： 2014-01-14
上傳用戶：壞壞的華仔
多線程簡單下載器 j2se實(shí)現(xiàn) 多線程簡單下載器 j2se實(shí)現(xiàn)
上傳時間： 2014-01-06
上傳用戶：熊少鋒
器件數(shù)據(jù)手冊專輯 120冊 2.15G計(jì)數(shù)器,分頻器,鎖存器,驅(qū)動器分冊 338頁 5.7M.pdf
標(biāo)簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
STM32F4 定時器中斷實(shí)驗(yàn)例程，有需要的可以參考！
上傳時間： 2022-04-16
上傳用戶：
Sigma-Delta A/D轉(zhuǎn)換器利用過采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對模擬電路性能指標(biāo)和元件精度的要求，簡化了模擬電路的設(shè)計(jì)，降低了生產(chǎn)成本。 本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設(shè)計(jì)了一個主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計(jì)中，本文采用了多級噪聲整形MASH（2-1）級聯(lián)調(diào)制器結(jié)構(gòu)，同時，考慮了各種非理想因素對系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計(jì)。并使用Cadence Spectre對模塊電路進(jìn)行設(shè)計(jì)仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計(jì)中，采用了分級抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進(jìn)行優(yōu)化設(shè)計(jì)。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計(jì)出了運(yùn)算量和存儲量都相對少的三級抽取濾波器系統(tǒng)，大大降低了功耗和面積。 論文的仿真結(jié)果表明，所設(shè)計(jì)的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數(shù)字抽取濾波器
標(biāo)簽： SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實(shí)時性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時序，將數(shù)據(jù)計(jì)算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
TLC1551是美國TI公司生產(chǎn)的10位并行輸出模數(shù)轉(zhuǎn)換器,該器件轉(zhuǎn)換速度快,傳輸數(shù)據(jù)方便,應(yīng)用電路簡單.文中介紹了TLC1551的管腳功能、電氣特性、工作原理和時序、應(yīng)用電路及模數(shù)轉(zhuǎn)換的單片機(jī)基本程
上傳時間： 2013-07-26
上傳用戶：amwfhv
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
