隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點(diǎn)做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運(yùn)算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實現(xiàn)，并給出了詳細(xì)的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴(kuò)展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時間： 2013-07-22
上傳用戶：Divine
AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實現(xiàn)AESCBC的設(shè)計中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現(xiàn)AESCBC的方法有缺點(diǎn)的情況下，在深入研究影響硬件快速實現(xiàn)AESCBC難點(diǎn)基礎(chǔ)上，設(shè)計出一種適應(yīng)于報文加密解密的硬件快速實現(xiàn)AESCBC的方案，在設(shè)計中采用加密解密和密鑰展開并行工作，實現(xiàn)了在線提供子密鑰。在解密中采用了雙隊列技術(shù)，實現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計方案的基礎(chǔ)上，全面驗證了硬件實現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計加密解密的性能。并且針對設(shè)計中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計出報文級并行加密解密方案，并且給出了硬件實現(xiàn)VPN的初步方案。實現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實現(xiàn)的AESCBC算法，只能通過仿真驗證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗證。要用硬件實現(xiàn)整個IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實現(xiàn)研究
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
作為一項正在興起的無線應(yīng)用服務(wù),無線局域網(wǎng)已在機(jī)場、校園、會議室、甚至在家庭都有所應(yīng)用.它正叩開高速無線數(shù)據(jù)業(yè)務(wù)市場的大門.目前,無線局域網(wǎng)仍處于眾多標(biāo)準(zhǔn)共存時期.每一標(biāo)準(zhǔn)的背后都有大公司或者大集團(tuán)的支持.在眾多無線局域網(wǎng)協(xié)議中IEEE802.11a協(xié)議是很有特色的一個,它的優(yōu)勢在于采用了正交頻分復(fù)用(OFDM)方式來傳輸數(shù)據(jù),該技術(shù)可幫助提高速度和改進(jìn)信號質(zhì)量,并可克服干擾,因此得到眾多關(guān)注.為了讓這種高速的局域網(wǎng)真正應(yīng)用到實際中,我們的項目就是要在硬件上實現(xiàn)基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的發(fā)射機(jī)和接收機(jī),而本文的主要工作就是用FPGA實現(xiàn)這個系統(tǒng)的內(nèi)接收機(jī).內(nèi)接收機(jī)主要包括同步估計和信道估計.但是目前OFDM系統(tǒng)中包括同步、信道編碼、信道估計、用戶檢測、降低峰均比等一些關(guān)鍵技術(shù)在具體實現(xiàn)上還存在著一些困難.許多文獻(xiàn)對這些關(guān)鍵技術(shù)基本停留在理論上的討論,與具體的實現(xiàn)還存在很大的差距.因此本文通過研究同步和信道估計的多種算法的性能和其實現(xiàn)的復(fù)雜度,提出一種適合在IEEE802.11a協(xié)議環(huán)境下的同步算法和信道估計,用FPGA加以實現(xiàn).首先本文總結(jié)了目前OFDM系統(tǒng)信道估計的算法.在此基礎(chǔ)上詳細(xì)的討論了基于IEEE802.11a協(xié)議的OFDM系統(tǒng)可以采用的信道估計方法:(1)提出了借助訓(xùn)練序列的LS估計法和LS-average估計法,分別在AWGN信道和多徑信道對這兩種方法進(jìn)行了比較,證明無論在哪種信道環(huán)境下后者性能都要好于前者.為了能夠進(jìn)一步提高信道估計器的性能,在LS-average算法的基礎(chǔ)上提出了消噪算法(NRA).(2)提出了借助導(dǎo)頻的DFT插值算法.其次本文總結(jié)了目前OFDM系統(tǒng)同步的算法.OFDM系統(tǒng)同步包括定時同步和載波同步,其中定時同步又分為符號同步和抽樣同步.本文主要是研究定時同步,而載波同步只是簡單的討論,因為在這項目中這是另有負(fù)責(zé)人.本文針對基于IEEE802.11a協(xié)議的OFDM系統(tǒng)把定時同步分為粗定時同步和細(xì)定時同步.然后分別對粗定時同步和細(xì)定時同步進(jìn)行了詳細(xì)的討論.其中對粗定時同步的方法有:利用短訓(xùn)練序列和利用循環(huán)前綴,并對這兩種方法進(jìn)行了比較.對細(xì)定時同步是利用導(dǎo)頻來跟蹤.最后根據(jù)前面兩章提出的算法所分析的結(jié)果,以及突發(fā)OFDM系統(tǒng)的信號和信道特征,選取了其中一種信道估計算法和定時同步算法,結(jié)合合作伙伴所提出的載波同步算法一起用FPGA實現(xiàn)整個基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的內(nèi)接收機(jī),并分別測試了各個模塊的性能以及綜合模塊的性能.
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時間： 2013-05-26
上傳用戶：zhengzg
加密算法一直在信息安全領(lǐng)域起著無可替代的作用,它直接影響著國家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計算技術(shù)的不斷進(jìn)步,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)算法及其變形的安全強(qiáng)度已經(jīng)難以適應(yīng)新的安全需要,其實現(xiàn)速度、代碼大小和跨平臺性均難以繼續(xù)滿足新的應(yīng)用需求.在未來的20年內(nèi),高級加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).高級加密標(biāo)準(zhǔn)算法是采用對稱密鑰密碼實現(xiàn)的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環(huán)境的適應(yīng)性強(qiáng),性能穩(wěn)定,密鑰建立時間優(yōu)良,密鑰靈活性強(qiáng).存儲需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級加密標(biāo)準(zhǔn)算法原理的基礎(chǔ)上,描述了圈變換及密鑰擴(kuò)展的詳細(xì)編制原理,用硬件描述語言(VHDL)描述了該算法的整體結(jié)構(gòu)和算法流程.詳細(xì)論述了分組密碼的兩種運(yùn)算模式(反饋模式和非反饋模式)下算法多種體系結(jié)構(gòu)的實現(xiàn)原理,重點(diǎn)論述了基本體系結(jié)構(gòu)、循環(huán)展開結(jié)構(gòu)、內(nèi)部流水線結(jié)構(gòu)、外部流水線結(jié)構(gòu)、混合流水線結(jié)構(gòu)及資源共享結(jié)構(gòu)等.最后在XILINX公司XC2S300E芯片的基礎(chǔ)上,采用自頂向下設(shè)計思想,論述了高級加密標(biāo)準(zhǔn)算法的FPGA設(shè)計方法,提出了具體模塊劃分方法并對各個模塊的實現(xiàn)進(jìn)行了詳細(xì)論述.圈變換采用內(nèi)部流水線結(jié)構(gòu),多個圈變換采用資源共享結(jié)構(gòu),密鑰調(diào)度與加密運(yùn)算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應(yīng)性.
上傳時間： 2013-06-20
上傳用戶：fairy0212
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實現(xiàn)安全性支持.FPGA是實現(xiàn)設(shè)計靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實現(xiàn),即用FPGA實現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點(diǎn)說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計要點(diǎn)及關(guān)鍵部分的設(shè)計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運(yùn)營維護(hù)方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點(diǎn),各種微波、無線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經(jīng)效應(yīng),同時由于各個子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機(jī)設(shè)計和實現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時引出本文所關(guān)注的突發(fā)OFDM接收機(jī)設(shè)計.在第二章中先介紹了相干接收和信道估計的概念,重點(diǎn)分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進(jìn)行分析.第三章是本文的重點(diǎn)之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進(jìn)行仿真和比較,并針對適合FPGA實現(xiàn)的同步算法進(jìn)行了重點(diǎn)的分析.第四章也是本文的重點(diǎn)之一,提出了整個OFDM系統(tǒng)平臺的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機(jī)FPGA設(shè)計方案,然后從整體上介紹了接收機(jī)的實現(xiàn)結(jié)構(gòu),并給出了接收機(jī)各個模塊的具體設(shè)計,最后對整個系統(tǒng)調(diào)試過程和測試結(jié)果進(jìn)行了分析.
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
隨著通信技術(shù)和計算機(jī)技術(shù)的發(fā)展，多媒體的應(yīng)用與服務(wù)越來越廣泛，視頻壓縮編碼技術(shù)也隨之成為非常重要的研究領(lǐng)域。運(yùn)動估計是視頻壓縮編碼中的一項關(guān)鍵技術(shù)。由于視頻編碼系統(tǒng)的復(fù)雜性主要取決于運(yùn)動估計算法，因此如何找到一種可靠、快速、性能優(yōu)良的運(yùn)動估計算法一直是視頻壓縮編碼的研究熱點(diǎn)。運(yùn)動估計在視頻編碼器中承擔(dān)的運(yùn)算量最大、控制最為復(fù)雜，由于對視頻編碼的實時性要求，因此運(yùn)動估計模塊一般都采用硬件來設(shè)計。 本文的目的是在FPGA芯片上設(shè)計實現(xiàn)一種更優(yōu)的易于硬件實現(xiàn)的塊匹配運(yùn)動估計算法——二步搜索算法。全文首先討論了塊匹配運(yùn)動估計理論及其主要技術(shù)指標(biāo)，介紹了運(yùn)動估計技術(shù)在MPEG-4中的應(yīng)用，然后在對典型的運(yùn)動估計算法進(jìn)行分析比較的基礎(chǔ)上討論了一種性能和硬件實現(xiàn)難易度綜合指數(shù)較高的二步搜索算法。本文對已有的用于全搜索算法實現(xiàn)的VLSI結(jié)構(gòu)進(jìn)行了改進(jìn)，設(shè)計了符合二步搜索算法要求的FPGA實現(xiàn)結(jié)構(gòu)，并在對其理論分析之后，對實現(xiàn)該算法的運(yùn)動估計模塊進(jìn)行了功能模塊的劃分，并運(yùn)用VerilogHDL硬件描述語言、ISE及Modelsim開發(fā)工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設(shè)計、實現(xiàn)與時序仿真。最后，對整個運(yùn)動估計模塊進(jìn)行了仿真測試，給出了其在FPGA上搭建實現(xiàn)后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結(jié)果可知本文設(shè)計的各功能模塊工作正常，并且能夠協(xié)同工作，整個運(yùn)動估計模塊能夠正確的實現(xiàn)二步搜索運(yùn)動估計算法，并輸出正確的運(yùn)動估計結(jié)果；通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設(shè)計的二步搜索運(yùn)動估計算法的FPGA實現(xiàn)結(jié)構(gòu)具備先進(jìn)性和實時可實現(xiàn)性。
標(biāo)簽： FPGA 運(yùn)動估計 算法 仿真
上傳時間： 2013-05-27
上傳用戶：wpt
隨著圖像處理和模式識別技術(shù)的進(jìn)步，基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計和預(yù)測，該領(lǐng)域的收入的年增長率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù)，也是研究與應(yīng)用的一個熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計方案。 論文的內(nèi)容主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識別算法。實驗結(jié)果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設(shè)計了一個便攜式指紋識別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計方案進(jìn)行了初步的驗證，實現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實驗結(jié)果表明本文所提出的系統(tǒng)設(shè)計方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢，具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識別 法的研究 硬件實現(xiàn)
上傳時間： 2013-07-28
上傳用戶：hxy200501
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，它具有頻譜利用率高、抗多徑能力強(qiáng)等特點(diǎn)，在寬帶無線多媒體通信領(lǐng)域中受到了廣泛的關(guān)注。 OFDM系統(tǒng)可分為連續(xù)工作模式和突發(fā)工作模式。在IEEE802.11a、HiperLANType2等無線局域網(wǎng)標(biāo)準(zhǔn)中采用了OFDM的突發(fā)工作模式，該模式下的接收機(jī)首先對符合某種特定格式的幀做出檢測。本文介紹了一種基于最小錯誤概率準(zhǔn)則的幀檢測算法，提出了該算法的FPGA實現(xiàn)方案。 同步技術(shù)是OFDM最關(guān)鍵的技術(shù)之一，它包括載波頻率同步和符號同步。載波頻率同步是為了糾正接收端相對于發(fā)送端的載波頻率偏移，以保證子載波間的正交性；符號同步確定OFDM符號有用數(shù)據(jù)信息的開始時刻，也就是確定FFT窗的開始時刻。本文首先介紹了一種基于自相關(guān)的載波頻率同步算法，給出了它的FPGA實現(xiàn)方案，重點(diǎn)講述了其中用到的Cordic算法及其實現(xiàn)；然后介紹了分別基于互相關(guān)和自相關(guān)的兩種符號同步算法，給出了各自的FPGA實現(xiàn)方案，從實現(xiàn)的角度比較了兩種算法的優(yōu)缺點(diǎn)，并且在FPGA設(shè)計中體現(xiàn)了面積復(fù)用和流水線操作的設(shè)計思想。 文章最后介紹了系統(tǒng)調(diào)試的情況，總結(jié)出一種ChipScopePro與Matlab相結(jié)合的調(diào)試方法，該方法在FPGA調(diào)試方面具有一定的通用性。
上傳時間： 2013-07-16
上傳用戶：Killerboo
本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的MAP譯碼算法,LOG-MAP算法進(jìn)行推導(dǎo),在給出LOG-MAP的推導(dǎo)之后,提出了對于LOG-MAP譯碼算法的兩點(diǎn)改進(jìn),采用三階牛頓插值函數(shù)對校驗函數(shù)進(jìn)行擬合,采用雙滑動窗口技術(shù)取代傳統(tǒng)的單滑動窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細(xì)推導(dǎo)過程.在對LOG-MAP和SOVA算法的詳細(xì)推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動窗口技術(shù)和雙滑動窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實現(xiàn)方法.
上傳時間： 2013-06-19
上傳用戶：plsee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
