專輯類-網絡及電腦相關專輯-114冊-4.31G 4天成就網管大師個人網管安全手冊-634M.zip
上傳時間： 2013-06-12
上傳用戶：camelcamel690
專輯類-網絡及電腦相關專輯-114冊-4.31G 無線網絡安全防護-290頁-10.9M.pdf
上傳時間： 2013-05-31
上傳用戶：dpuloku
變電站是電力系統的一個重要環節，它的運行情況直接影響到電力系統的可靠、經濟運行。一個變電站運行情況的優劣，在很大程度上取決于其二次設備的工作性能。現在的變電站有三種運行模式：一種是常規變電站，一種是部分實現微機管理、具有一定自動化水平的變電站，再有一種是實現無人值班、全面微機化的綜合自動化變電站。在常規變電站中，其繼電保護、中央信號系統、變送器、遠動及故障錄波裝置等所有二次設備都是采用傳統的分立式設備，而且站內配備大量控制、保護、記錄用屏盤。使裝備設置復雜，占地面積大，日常維護管理工作繁重。這種常規變電站的一個致命弱點是不具備自診斷能力，對二次系統本身的故障無法監測。因此，這種常規變電站已逐漸被淘汰。 要提高變電站運行的可靠性及經濟性，一個最有效的方法就是提高變電站運行管理的自動化水平，實現變電站的綜合自動化，以微機化的新型二次設備取代傳統使用的分立式設備。開發集保護、控制、監測及遠動等功能為一體的新型設備，并實現設備共享、信息資源共享，使變電站設計簡捷、布局緊湊，運行更加可靠安全。 隨著微型計算機技術、集成電路技術的迅速發展，原來越多的新技術和新產品應用到變電站的二次設備中去，使變電站的二次設備得到不斷的更新換代。該項研究把一種新型的低壓電能量測量芯片與高性能的數字信號處理器(DSP)結合起來，利用DSP體積小、功能強、功耗低、速度快、性價比高等優點，設計出新型的變電站線路測控單元，實現對高壓線路的測量、監視和控制，這種新型的二次設備比傳統的二次設備具有更高的精度和更快的相應速度。 與此同時，網絡理論和技術的發展，也使變電站監控系統的結構發生了很大的變化，由原來的集中控制型逐步過渡到功能分散、模塊化的分散網絡型，通過現場總線，使主控室和現場之間的聯系變成了串行通信聯系，從而提高的系統的可靠性和可維護性。CAN總線應用于變電站的監控系統中，組成變電站的數據通信網絡，可以提高系統的抗干擾能力和容錯能力。 該文就以上的兩個方面進行研究和設計，主要內容包括：一是在簡單介紹新型電能測量芯片和DSP的基本知識的基礎上，提出了一個變電站測控單元的設計方案，并從從硬件和軟件兩個方面進行了詳細的介紹，主要部分是對測量模塊的設計；二是系統的通信接口模塊設計，從硬件和軟件方面詳細的介紹了通信模塊的三種不同的通信接口的設計，分別是RS-232串行通信、RS-485總線通信、CAN總線通信；三是在分析現代測控系統發展歷史，指出了現場總線測控系統的優越性；四是設計出的測控系統單元的基礎上，利用CAN現場總線構建變電站的綜合監控系統。 該文提出的方案、技術以及結論對于變電站監控系統和自綜合動化系統的研究開發、工程設計都具有實際的參考意義。
上傳時間： 2013-04-24
上傳用戶：fhzm5658
超聲波電機(Ultrasonic Motor簡稱USM)是八十年代發展起來的新型微電機。本文針對超聲波電機及其控制技術的研究現狀和發展趨勢,以我國研究技術相對比較成熟并有產業化前景的行波超聲波電機(Traveling-wave Ultrasonic Motor簡稱TUSM)的伺服控制技術為研究對象,以直徑60mm的行波超聲波電機TUSM60為研究實例,在特性測試、動穩態性能分析,辨識模型建立、控制策略與控制算法的選擇與實現等方面展開研究。本論具體的研究內容為： 在分析超聲波電機研究歷史和現狀的基礎上,結合國內外超聲波電機特別是行波超聲波電機控制技術的發展趨勢,重點論述了行波超聲波電機及其驅動控制技術的研究進展。 介紹行波超聲波電機的基本結構,并從該電機的主要理論基礎--壓電原理、行波合成、接觸模型出發,分析了行波超聲波電機定子質點的運動方程.并結合定轉子摩擦接觸特點,分析了行波超聲波電機的運行機理。 根據對行波超聲波電機測試和高精度控制的要求,研制出基于雙DSP和FPGA的超聲波電機高性能測試控制平臺。其中控制核心采用了雙DSP結構,可以在對行波超聲波電機進行控制的同時,將必要的參數讀取出來進行分析和研究。為行波超聲波電機瞬態特性分析以及控制策略、控制算法的深入研究打下了基礎。 對電機的瞬態、穩態特性進行的測試,可以分析驅動頻率、電壓以及相位差等調節量對電機輸出的影響。在此基礎上進一步對行波超聲波電機的調節方式、控制算法選擇方面進行分析,并得到相應結論。 通過對實驗數據的總結和歸納,利用系統辨識中的非參數方法,建立在特定頻率條件下的近似線性模型。在行波超聲波電機工作范圍內,辨識若干組不同頻率條件下的近似線性模型,將這些模型的參數進行二維或三維擬合,可以得到一個關于行波超聲波電機傳遞函數的模型。辨識模型的建立為合理的選擇和優化控制參數,控制效果的驗證等提供了行之有效的手段。 在對行波超聲波電機的速度控制、位置控制展開的研究中.首先利用遺傳算法對常規PI恒轉速控制的控制參數整定及修正方法進行了研究；利用神經元的在線自學習能力,研究和設計單神經元PID-PI轉速控制器,提高控制系統對電機非線性和時變性的適應能力；為了消除在伺服控制中,單一調節量(驅動頻率)情況下,低轉速的跳躍問題,研究和討論了多調節量分段控制方法,并利用模糊控制對控制方法的有效性進行了驗證；在位置控制中,利用轉速控制研究的結果,研究和設計了位置--速度雙環(串級)控制器,實現了電機高精度位置伺服控制。 通過對已有控制系統的改進和簡化,設計和研制了具有實用化價值行波超聲波電機控制器：并將研究成果應用于針對核磁成像設備而設計的行波超聲波電機隨動控制系統中,同時嘗試了將該控制器用于高精度X-Y兩維定位平臺。
上傳時間： 2013-07-13
上傳用戶：mpquest
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
隨著社會的發展，人們對電力需求特別是電能質量的要求越來越高。但由于非線性負荷大量使用，卻帶來了嚴重的電力諧波污染，給電力系統安全、穩定、高效運行帶來嚴重影響，給供用電設備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統領域極為關注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關諧波問題的基礎。因此，對諧波的檢測和研究，具有重要的理論意義和實用價值。 目前使用的電力系統諧波檢測裝置，大多基于微處理器設計。微處理器是作為整個系統的核心，它的性能高低直接決定了產品性能的好壞。而這種微處理器為主體構成的應用系統，存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術的發展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設計技術的發展，使得設計電力系統諧波檢測專用的集成電路成為可能，同時為諧波檢測裝置的硬件設計提供了一個新的發展途徑。本文目標就是設計電力系統諧波檢測專用集成電路，從而可以實現對電力系統諧波的高精度檢測。采用專用集成電路進行諧波檢測裝置的硬件設計，具有體積小，速度快，可靠性高等優點，由于應用范圍廣，需求量大，電力系統諧波檢測專用集成電路具有很好的應用前景。 本文首先介紹了國內外現行諧波檢測標準，調研了電力系統諧波檢測的發展趨勢；隨后根據裝置的功能需求，特別是依據其中諧波檢測國標參數的測量算法，為系統選定了基于FPGA的SOPC設計方案。 本文分析了電力系統諧波檢測專用集成電路的功能模型，對專用集成電路進行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結構。設計了基于FPGA的諧波檢測專用集成電路設計和驗證的硬件平臺。配合專用集成電路的電子設計自動化(EDA)工具構建了智能監控單元專用集成電路的開發環境。 在進行FPGA具體設計時，根據待實現功能的不同特點，分為用戶邏輯區域和Nios處理器模塊兩個部分。用戶邏輯區域控制A/D轉換器進行模擬信號的采樣，并對采樣得到的數字量進行諧波分析等運算。然后將結果存入片內的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數據處理模塊的結果進一步處理，得到其各自對應的最終值，并將結果通過串行通信接口發送給上位機。 最后，對設計實體進行了整體的編譯、綜合與優化工作，并通過邏輯分析儀對設計進行了驗證。在實驗室條件下，對監測指標的運算結果進行了實驗測量，實驗結果表明該監測裝置滿足了電力系統諧波檢測的總體要求。
上傳時間： 2013-04-24
上傳用戶：yw14205
在幾乎所有現代通訊和計算機網絡領域中，安全問題都起著非常重要的作用。隨著網絡應用的迅速發展，對安全的要求也逐漸加強。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經基本成熟，但由于它的計算復雜性大，所以在具體實現上還需要進一步研究。實現超橢圓曲線密碼系統，對于增強信息系統的安全性和研究更高強度的加密系統都有著重要的理論意義和較高的應用價值，相信超橢圓曲線密碼系統將會有更好的應用前景。 對于密碼系統，我們希望它占用的空間更少，實現的時間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對主要算法進行實現比較并提出軟硬協調思想實現超橢圓曲線密碼系統就是為了達到這個目標。 論文先介紹了超橢圓曲線密碼系統中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進行了實現，并對它們的結果進行對比，重點在于對并行度不同的串并混合算法進行實現比較，找到面積和速度的最佳結合點。通過對算法的實現和比較，發現理論上面積和速度協調性較好的8位串并混合算法在實際中協調性并不是很好，最終得出結論，在所做實驗的四種情況中，面積和速度協調性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進行實現比較，找到單獨實現有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結合的算法(使用域乘法求逆的算法)，為軟硬協調實現超橢圓曲線系統思想的提出打下基礎。 論文然后提出了軟硬協調的方法實現超橢圓曲線系統的思想，并對整個系統進行了軟硬件部分的劃分。通過分析，將標量乘算法，除子算法和多項式環算法劃分到軟件部分，并對其中的標量乘運算進行了詳細的分析介紹，將有限域算法歸于硬件部分并對其進行了簡單描述。在最后對全文進行總結，提出進一步需要開展的工作。
上傳時間： 2013-04-24
上傳用戶：zl123！@#
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。 首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
