WIN7操作系統(tǒng)下,protel99se添加元件庫(kù)的操作方法
上傳時(shí)間： 2013-11-11
上傳用戶：1966640071
pcb抄板過(guò)程中反推原理圖的方法.docpcb抄板過(guò)程中反推原理圖的方法.doc
上傳時(shí)間： 2013-10-13
上傳用戶：zhishenglu
針對(duì)PCB板元器件缺漏這一具體問(wèn)題,提出了在背光環(huán)境下對(duì)獲取到的PCB板圖像,結(jié)合RGB色彩特征用OTSU閥值方法進(jìn)行分割,結(jié)果優(yōu)于傳統(tǒng)的OTSU閥值方法。
上傳時(shí)間： 2013-11-02
上傳用戶：ysystc699
對(duì)于一個(gè)新設(shè)計(jì)的電路板，調(diào)試起來(lái)往往會(huì)遇到一些困難，特別是當(dāng)板比較大、元件比較多時(shí)，往往無(wú)從下手。但如果掌握好一套合理的調(diào)試方法，調(diào)試起來(lái)將會(huì)事半功倍。對(duì)于剛拿回來(lái)的新PCB板，我們首先要大概觀察一下，板上是否存在問(wèn)題，例如是否有明顯的裂痕，有無(wú)短路、開(kāi)路等現(xiàn)象。如果有必要的話，可以檢查一下電源跟地線之間的電阻是否足夠大。
標(biāo)簽： 電路板 調(diào)試方法
上傳時(shí)間： 2013-11-03
上傳用戶：testAPP
抑制△I 噪聲一般需要從多方面著手, 但通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是有效的措施之一。如何通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是一個(gè)亟待深入研究的問(wèn)題。在對(duì)△I 噪聲的產(chǎn)生、特點(diǎn)、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機(jī)理, 重點(diǎn)結(jié)合PCB 和EMC 研究的新進(jìn)展, 研究了抑制△I 噪聲的PCB 設(shè)計(jì)方法。對(duì)通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲的研究與應(yīng)用具有指導(dǎo)作用。
標(biāo)簽： PCB 設(shè)計(jì)方法
上傳時(shí)間： 2014-12-24
上傳用戶：時(shí)代電子小智
“地”通常被定義為一個(gè)等位點(diǎn)，用來(lái)作為兩個(gè)或更多系統(tǒng)的參考電平。信號(hào)地的較好定義是一個(gè)低阻抗的路徑，信號(hào)電流經(jīng)此路徑返回其源。我們主要關(guān)心的是電流，而不是電壓。在電路中具有有限阻抗的兩點(diǎn)之間存在電壓差，電流就產(chǎn)生了。在接地結(jié)構(gòu)中的電流路徑?jīng)Q定了電路之間的電磁耦合。因?yàn)殚]環(huán)回路的存在，電流在閉環(huán)中流動(dòng)，所以產(chǎn)生了磁場(chǎng)。閉環(huán)區(qū)域的大小決定著磁場(chǎng)的輻射頻率，電流的大小決定著噪聲的幅度。在實(shí)施接地方法時(shí)存在兩類基本方法：?jiǎn)吸c(diǎn)接地技術(shù)和多點(diǎn)接地技術(shù)。在每套方案中，又可能采用混合式的方法。針對(duì)某一個(gè)特殊的應(yīng)用，如何選擇最好的信號(hào)接地方法取決于設(shè)計(jì)方案。只要設(shè)計(jì)者依據(jù)電流流量和返回路徑的概念，就可以以同時(shí)采用幾種不同的方法綜合加以考慮
上傳時(shí)間： 2013-11-15
上傳用戶：498732662
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
不得不看的ORCAD的使用方法技巧
標(biāo)簽： ORCAD
上傳時(shí)間： 2013-11-12
上傳用戶：D&L37
針對(duì)傳統(tǒng)過(guò)壓/欠壓、過(guò)頻/欠頻、相位突變、主動(dòng)頻率偏移孤島檢測(cè)方法的不足，提出了一種改進(jìn)方法。將相位偏移量作為輔助量加入主動(dòng)移頻孤島檢測(cè)方法中，使檢測(cè)容性負(fù)載的孤島現(xiàn)象具有與感性負(fù)載同樣的快速性，并能有效降低主動(dòng)頻率偏移法對(duì)電網(wǎng)電能的影響。該方法實(shí)現(xiàn)簡(jiǎn)單，檢測(cè)快速，仿真結(jié)果驗(yàn)證了其快速性和有效性。
上傳時(shí)間： 2013-11-09
上傳用戶：edisonfather
提出一種增加去耦支路損耗抑制電源分配網(wǎng)絡(luò)PDN中并聯(lián)諧振的方法。該方法通過(guò)在去耦支路引入一個(gè)串聯(lián)電阻，使PDN的損耗增加，從而抑制PDN并聯(lián)諧振。給出了理論模型，借助Hyperlynx PI仿真軟件在DM642板卡上進(jìn)行仿真實(shí)驗(yàn)。結(jié)果表明，在去耦支路引入一個(gè)0.45 Ω電阻，可將PDN并聯(lián)諧振處的品質(zhì)因數(shù)Q從282抑制到13。同時(shí)，分析了引入電阻對(duì)去耦效果的影響。當(dāng)引入電阻小于0.45 Ω時(shí)，可通過(guò)增加去耦電容并聯(lián)個(gè)數(shù)來(lái)補(bǔ)償引入電阻對(duì)去耦的影響。
標(biāo)簽： 電源分配 并聯(lián)諧振 網(wǎng)絡(luò)
上傳時(shí)間： 2013-11-16
上傳用戶：dick_sh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
