隨著計(jì)算機(jī)科學(xué)在人機(jī)交互領(lǐng)域的極大發(fā)展，作為人臉信息處理中的一項(xiàng)關(guān)鍵技術(shù)，人臉檢測(cè)現(xiàn)在已經(jīng)成為模式識(shí)別，計(jì)算機(jī)視覺(jué)和人機(jī)交互領(lǐng)域不可缺少的一部分。但是，人臉檢測(cè)算法存在計(jì)算量大、速度慢等缺點(diǎn)。軟件實(shí)現(xiàn)方式無(wú)法達(dá)到實(shí)時(shí)處理要求，而現(xiàn)有的硬件實(shí)現(xiàn)需要占用大量硬件資源。 本文針對(duì)現(xiàn)有人臉檢測(cè)硬件實(shí)現(xiàn)的缺點(diǎn)，通過(guò)對(duì)Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析，提出了雙流水線(xiàn)硬件檢測(cè)架構(gòu)：掃描窗口流水線(xiàn)、特征向量流水線(xiàn)。并在Vertex-II Pro FPGA平臺(tái)驗(yàn)證成功，達(dá)到實(shí)時(shí)檢測(cè)的標(biāo)準(zhǔn)。具體工作和創(chuàng)新點(diǎn)包括如下幾點(diǎn)： 介紹了人臉檢測(cè)的原理以及人臉檢測(cè)經(jīng)典算法。其中，詳細(xì)介紹了Adaboost算法。 對(duì)現(xiàn)有的結(jié)構(gòu)進(jìn)行詳細(xì)分析。指出現(xiàn)有各架構(gòu)的缺點(diǎn)，即資源占用多，檢測(cè)速度慢。針對(duì)這兩個(gè)問(wèn)題，本文提出了一個(gè)適合嵌入式應(yīng)用的掃描窗口、特征向量雙流水線(xiàn)檢測(cè)硬件架構(gòu)，詳細(xì)說(shuō)明了該架構(gòu)的工作原理，并在該架構(gòu)基礎(chǔ)上，通過(guò)加入預(yù)測(cè)加載技術(shù)，進(jìn)一步提高檢測(cè)速度。隨后，采用存儲(chǔ)器訪(fǎng)問(wèn)效率，架構(gòu)內(nèi)部存儲(chǔ)單元大小，檢測(cè)時(shí)間長(zhǎng)短，運(yùn)算單元數(shù)量四個(gè)標(biāo)準(zhǔn)，詳細(xì)比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別，顯示出新架構(gòu)的優(yōu)勢(shì)。 基于提出的架構(gòu)，給出了Adaboost人臉檢測(cè)系統(tǒng)的VLSI實(shí)現(xiàn)方案。本文中，采用自頂向下的設(shè)計(jì)方法將人臉檢測(cè)系統(tǒng)分成若干個(gè)子模塊，然后對(duì)每個(gè)子模塊進(jìn)行詳細(xì)的設(shè)計(jì)和說(shuō)明，給出了每個(gè)子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實(shí)現(xiàn)后的仿真波形。 采用Xilinx公司的VII Pro FPGA開(kāi)發(fā)板完成人臉檢測(cè)系統(tǒng)的硬件驗(yàn)證。FPGA驗(yàn)證結(jié)果表明對(duì)于QCIF分辨率的視頻圖像，人臉檢測(cè)系統(tǒng)能夠達(dá)到50fps的檢測(cè)速度，滿(mǎn)足實(shí)時(shí)檢測(cè)的要求。
上傳時(shí)間： 2013-06-15
上傳用戶(hù)：1193169035
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過(guò)T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來(lái)的視頻數(shù)據(jù)流，經(jīng)過(guò)位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來(lái)完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線(xiàn)可編程等特點(diǎn)，不僅可以滿(mǎn)足高速圖像數(shù)據(jù)處理對(duì)速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線(xiàn)升級(jí)。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：西伯利亞
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來(lái)越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè)，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶(hù)根據(jù)自己的需要來(lái)建立自己的模塊，為用戶(hù)的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開(kāi)發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過(guò)訓(xùn)練分類(lèi)器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的Virtex II Pro開(kāi)發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下： 1. 算法分析：對(duì)于人臉檢測(cè)算法，首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場(chǎng)可以提供的資源狀況，又要考慮系統(tǒng)成本、開(kāi)發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開(kāi)發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線(xiàn)及數(shù)據(jù)通道等，通過(guò)分析可以對(duì)算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類(lèi)器的訓(xùn)練，提出可以迅速提高分類(lèi)能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度，并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：84425894
H.264/AVC是國(guó)際電信聯(lián)盟與國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì)聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)，簡(jiǎn)稱(chēng)H.264。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話(huà)會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長(zhǎng)編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對(duì)于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長(zhǎng)編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對(duì)這些瓶頸，對(duì)CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，這些優(yōu)化設(shè)計(jì)包括多參考?jí)K的表格預(yù)測(cè)法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語(yǔ)言對(duì)所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述，用EDA軟件對(duì)其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿(mǎn)足實(shí)時(shí)通信要求，為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。
上傳時(shí)間： 2013-06-22
上傳用戶(hù)：diamondsGQ
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿(mǎn)足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門(mén)領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專(zhuān)用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
上傳時(shí)間： 2013-07-29
上傳用戶(hù)：愛(ài)順不順
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性?xún)r(jià)比的關(guān)鍵?？刂葡到y(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類(lèi)型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類(lèi)型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線(xiàn)，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：15071087253
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來(lái)越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場(chǎng)等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無(wú)損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無(wú)損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞?，可在一根光纖中同時(shí)傳輸8路以上視頻信號(hào)。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線(xiàn)路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無(wú)損壓縮算法，用Verilog語(yǔ)言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來(lái)緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線(xiàn)路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過(guò)程中，利用數(shù)字鎖相環(huán)來(lái)實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對(duì)FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開(kāi)發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。 本文將視頻壓縮和線(xiàn)路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢(shì)，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級(jí)等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-06-27
上傳用戶(hù)：幾何公差
互聯(lián)網(wǎng)、移動(dòng)通信、星基導(dǎo)航是21世紀(jì)信息社會(huì)的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導(dǎo)航系統(tǒng)的發(fā)展?fàn)顩r。目前，我國(guó)已經(jīng)成為GPS的使用大國(guó)，衛(wèi)星導(dǎo)航產(chǎn)業(yè)鏈也已基本形成。然而，我們對(duì)GPS核心技術(shù)的研究還不夠深入，我國(guó)GPS產(chǎn)品的核心部分多數(shù)還是靠進(jìn)口。 GPS接收機(jī)工作時(shí)，為了將本地信號(hào)和接收到的信號(hào)同步，要完成復(fù)雜的信號(hào)處理過(guò)程。其中，如何捕獲衛(wèi)星信號(hào)并保持對(duì)信號(hào)的跟蹤是最重要的核心技術(shù)。很多研究者提出了多種解決方法，但這些方法多數(shù)都只停留在理論階段，無(wú)法應(yīng)用于GPS接收機(jī)系統(tǒng)進(jìn)行實(shí)時(shí)處理。 本課題在分析了多種現(xiàn)有算法的基礎(chǔ)上，研究設(shè)計(jì)了基于FPGA的GPS信號(hào)捕獲與跟蹤系統(tǒng)。在研究過(guò)程中，首先利用Nemerix公司的GPS芯片組設(shè)計(jì)制作了GPS接收機(jī)模塊，它能正常穩(wěn)定地工作，并可用作GPS基帶信號(hào)處理的研究平臺(tái)；該平臺(tái)可實(shí)時(shí)地輸出GPS數(shù)字中頻信號(hào)；本課題在中頻信號(hào)的基礎(chǔ)上深入研究了GPS信號(hào)的捕獲與跟蹤技術(shù)。先詳細(xì)分析比較了幾種GPS信號(hào)捕獲方法，給出了步進(jìn)相關(guān)的捕獲方案；接著分析了跟蹤環(huán)路的特點(diǎn)，給出了鎖頻環(huán)和鎖相環(huán)交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實(shí)現(xiàn)了這些方案。 本課題設(shè)計(jì)的GPS信號(hào)捕獲與跟蹤處理系統(tǒng)是通過(guò)硬件和軟件協(xié)同工作的方式實(shí)現(xiàn)的。硬件電路主要實(shí)現(xiàn)數(shù)據(jù)速率高、邏輯簡(jiǎn)單的相關(guān)器功能；而基于MicroBlaze軟處理器的軟件主要實(shí)現(xiàn)數(shù)據(jù)速率低、邏輯復(fù)雜的功能。本文給出了硬件電路的詳細(xì)設(shè)計(jì)、仿真結(jié)果以及軟件設(shè)計(jì)的詳細(xì)流程。 本課題最終在FPGA上實(shí)現(xiàn)了GPS信號(hào)的捕獲與跟蹤功能，而且系統(tǒng)的性能良好。由此可以得出結(jié)論：本設(shè)計(jì)能夠滿(mǎn)足系統(tǒng)功能和性能的要求，可以直接用于實(shí)時(shí)GPS接收機(jī)系統(tǒng)的設(shè)計(jì)中，為自主設(shè)計(jì)GPS接收機(jī)奠定了基礎(chǔ)。 本課題的研究得到了大連市信息產(chǎn)業(yè)局集成電路設(shè)計(jì)專(zhuān)項(xiàng)的資助，項(xiàng)目名稱(chēng)是“定位與通信集成功能的SOC設(shè)計(jì)”，研究成果將在2008年上半年投入試用。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：1583060504
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測(cè)頻系統(tǒng)使用時(shí)鐘的提高，測(cè)頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測(cè)頻方法，±1個(gè)計(jì)數(shù)誤差始終是限制測(cè)頻精度進(jìn)一步提高的一個(gè)重要因素。 本設(shè)計(jì)闡述了各種數(shù)字測(cè)頻方法的優(yōu)缺點(diǎn)。通過(guò)分析±1個(gè)計(jì)數(shù)誤差的來(lái)源得出了一種新的測(cè)頻方法：檢測(cè)被測(cè)信號(hào)，時(shí)基信號(hào)的相位，當(dāng)相位同步時(shí)開(kāi)始計(jì)數(shù)，相位再次同步時(shí)停止計(jì)數(shù)，通過(guò)相位同步來(lái)消除計(jì)數(shù)誤差，然后再通過(guò)運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測(cè)頻原理，已經(jīng)出現(xiàn)了等精度的測(cè)頻方法，但是還存在±1的計(jì)數(shù)誤差。因此，本文根據(jù)等精度測(cè)頻原理中閘門(mén)時(shí)間只與被測(cè)信號(hào)同步，而不與標(biāo)準(zhǔn)信號(hào)同步的缺點(diǎn)，通過(guò)分析已有等精度澳孽頻方法所存在±1個(gè)計(jì)數(shù)誤差的來(lái)源，采用了全同步的測(cè)頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計(jì)。根據(jù)全同步數(shù)字頻率計(jì)的測(cè)頻原理方框圖，采用VHDL語(yǔ)言，成功的編寫(xiě)出了設(shè)計(jì)程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對(duì)編寫(xiě)的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計(jì)的硬件設(shè)計(jì)并給出了電路原理圖和PCB圖。對(duì)構(gòu)成全同步數(shù)字頻率計(jì)的每一個(gè)模塊，給出了較詳細(xì)的設(shè)計(jì)方法和完整的程序設(shè)計(jì)以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-06-05
上傳用戶(hù)：wys0120
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過(guò)復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過(guò)渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開(kāi)發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過(guò)了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過(guò)了硬件驗(yàn)證。 本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語(yǔ)言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語(yǔ)言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過(guò)程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語(yǔ)言實(shí)現(xiàn)，PSI信息算法主要采用c語(yǔ)言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語(yǔ)言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開(kāi)發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-08-03
上傳用戶(hù)：gdgzhym
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
