倒數(shù)計(jì)時(shí)器 提供時(shí)間到關(guān)機(jī)的功能 可自由設(shè)定是否關(guān)機(jī)或者提供警示
標(biāo)簽：
上傳時(shí)間： 2016-02-02
上傳用戶：lepoke
家具行業(yè)的成本核算報(bào)價(jià)系統(tǒng),主要征對(duì)家個(gè)產(chǎn)品的結(jié)構(gòu)展開進(jìn)行材料成本及人工制造費(fèi)用統(tǒng)計(jì),加上可調(diào)節(jié)的利潤(rùn)設(shè)定,將其成本核算出來,同時(shí)將報(bào)價(jià)單作出來
上傳時(shí)間： 2014-01-21
上傳用戶：songnanhua
用來設(shè)定中斷TIMER0把計(jì)算出來的秒數(shù)輸出
標(biāo)簽： TIMER0
上傳時(shí)間： 2015-11-08
上傳用戶：ddddddos
VHDL語(yǔ)言實(shí)驗(yàn)數(shù)字鍾功能,可手動(dòng)調(diào)時(shí),設(shè)定閙鍾等
標(biāo)簽： VHDL
上傳時(shí)間： 2014-12-20
上傳用戶：2467478207
在做2維度樣本分類的過程中,若我們能事先畫出訓(xùn)練樣本在空間中的分散情形,這將有助於我們?cè)谠O(shè)定SVM分類器的參數(shù)C的取值範(fàn)圍. 例如:若畫出的訓(xùn)練樣本的散佈較分散,我們可以得知此時(shí)採(cǎi)用的參數(shù)值可以取在較大的範(fàn)圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具.
上傳時(shí)間： 2016-08-19
上傳用戶：sy_jiadeyi
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設(shè)定檔介面程式設(shè)計(jì) 這段程式碼主要是把資料儲(chǔ)存到config.txt這個(gè)檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時(shí)可以知道所存放的資料到底是屬於哪一各部分的資料。
標(biāo)簽： Python Constructor config 2.3
上傳時(shí)間： 2014-01-17
上傳用戶：zhenyushaw
「到Petzold的書中找找」仍然是解決Windows程式開發(fā)各種疑難雜癥時(shí)的靈丹妙藥。在第五版的《Windows程式開發(fā)設(shè)計(jì)指南》中，作者身違背受敬重的Windows Pioneer Award（Windows開路先鋒獎(jiǎng)）得主，依據(jù)最新版本W(wǎng)indows作業(yè)系統(tǒng)，以可靠的取材資料校定這一本經(jīng)典之作一再一次深入探索了Win32程式設(shè)計(jì)介面的根本重心。
上傳時(shí)間： 2014-01-08
上傳用戶：cx111111
演算法是指利用電腦解決問題所需要的具體方法和步驟。也就是說給定初始狀態(tài)或輸入數(shù)據(jù)，經(jīng)過電腦程序的有限次運(yùn)算，能夠得出所要求或期望的終止?fàn)顟B(tài)或輸出數(shù)據(jù)。本書介紹電腦科學(xué)中重要的演算法及其分析與設(shè)計(jì)技術(shù)
標(biāo)簽： 算法
上傳時(shí)間： 2017-06-09
上傳用戶：wys0120
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2013-08-20
上傳用戶：liuwei6419
對(duì)多維的矩陣,做大量矩陣的的計(jì)算,來試探實(shí)際效能以及處理時(shí)間.
標(biāo)簽： 效能
上傳時(shí)間： 2015-03-26
上傳用戶：許小華
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="su4qw"></li>