日韩高清一级,久久国产精品偷,伊人久久久久久久久久久

定點

高速實時信號處理系統的FPGA軟件設計與實現.rar

隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze

標簽： FPGA 實時信號處理系統

上傳時間： 2013-05-17

上傳用戶：wangchong
地面數字電視廣播系統中SRRC濾波器及FFT處理器的設計與FPGA實現.rar

隨著人們對數字電視和數字視頻信息的需求越來越大，數字電視廣播在中國迅速的發展起來。近幾年，數字電視傳輸系統技術逐漸成熟，數字電視地面廣播（DTTB）傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯合研究的，具有自主知識產權的數字地面電視傳輸標準。DTTB系統標準的研究與仿真，具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數字電視廣播標準中平方根升余弦（SRRC）濾波器（滾降系數為0．05）的結構設計，介紹了一種適合在FPGA中實現的高階高速FIR濾波器的并行流水線結構。在本設計中，以CSD數優化濾波器系數，并運用簡化加法器圖（Reduced Adder Graph，RAG）算法進行改進，最后采用并行處理的轉置型流水線結構實現。 @@ 接著研究數字電視地面傳輸標準采用的傳輸技術-OFDM的基本概念和技術特點，并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結構以及相關原理。 @@ 最后，本文針對OFDM調制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域導頻的采樣率相同，以達到較好的同步性能，采用了3780個正交子載波的設計方案。在實現過程中，分析比較了多種算法的計算復雜性，設計出在硬件實現復雜度上進行優化的3780點FFT處理器的數據流流水線算法。之后，通過定點仿真比較各模塊輸出的動態范圍和概率分布，設計出定點字長的優化方案，并分析計算了這一處理器的輸出信噪比與內部各模塊字長的關系，進一步降低了硬件實現復雜性。 @@關鍵字：數字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復用調制（OFDM）；快速傅立葉變換（FFT）； 3780

標簽： SRRC FPGA FFT

上傳時間： 2013-04-24

上傳用戶：mdrd3080
基于FPGA的OFDM調制解調器的設計與實現.rar

正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。

標簽： FPGA OFDM 調制解調器

上傳時間： 2013-07-25

上傳用戶：14786697487
基于提升機構的二維離散小波的FPGA設計

在衛星遙感設備中，隨著遙感技術的發展和對傳輸式觀測衛星遙感圖像質量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來越高，由此引起高分辨率遙感圖像數據存儲量和傳輸數據量的急劇增長，然而衛星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息，必須解決輸入數據碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數據的高保真、實時、大壓縮比壓縮技術就成了解決這一矛盾的關鍵技術。FPGA器件為實現數據壓縮提供了一種壓縮算法的硬件實現的一個理想的平臺。FPGA器件集成度高，體積小，通過用戶編程實現專門應用的功能。它允許電路設計者利用基于計算機的開發平臺，經過設計輸入，仿真，測試和校驗，直到達到預期的結果，減少了開發周期。小波變換能夠適應現代圖像壓縮所需要的如多分辨率、多層質量控制等要求，在較大壓縮比下，小波圖像壓縮質量明顯好于DCT變換，因此小波變換成為新一代壓縮標準JPEG2000的核心算法。同時，小波變換的提升算法結構簡單，能夠實現快速算法，有利于硬件實現，因此提升小波變換對于采用FPGA或ASIC來實現圖像變換來說是很好的選擇。本文針對衛星遙感圖像的數據流，主要研究可以對衛星圖像進行實時二維小波變換的方案。針對提升小波變換的VLSI結構和FPGA設計中的關鍵技術，從邊界延拓、濾波器結構、整數小波、定點運算、原位運算等方面進行了研究和討論，并且完成了針對衛星遙感圖像的分塊二維9/7提升小波變換的FPGA實現。采用VerIlog語言對設計進行了仿真驗證，并將仿真結果同matlab仿真結果進行了比較，比較結果表明該方案能實現對衛星遙感圖像數據流的二維提升小波變換的功能。同時QuartusII綜合結果也表明，系統時鐘能夠工作在很高的頻率，可以滿足高速實時對衛星圖像的小波變換處理。

標簽： FPGA 提升機二維離散小波

上傳時間： 2013-06-15

上傳用戶：00.00
基于ARM的PC104總線嵌入式工控機的研究和實現

在特定的工業測控應用中對處理器的功耗有嚴格的要求，類似X86處理器芯片系列由于繼承了原有8086的構架，功耗很大，不能滿足要求。當前應用廣泛的ARM系列處理器有低功耗、高處理器能力的優點，非常適合于此類應用。由于ARM處理器并沒有對PC/104總線有支持，所以本設計使用CPLD可編程邏輯完成ARM本地總線與PC/104總線的轉換。文章完成了以下工作： 1.介紹了工業控制計算機的發展情況和當前使用廣泛的PC/104計算機，描述了嵌入式系統的發展歷史和軟硬件組成，分析了X86與ARM處理器構架的特點與優缺點； 2.從PC/104總線規范出發，對基于ARM處理器的PC/104工業控制嵌入式工控機進行了總體設計，軟硬件選型部分對當前流行的軟硬件系統進行了詳細地描寫，硬件處理器選用SAMSUNG公司的S3C2410，軟件系統采用嵌入式Linux操作系統； 3.對系統硬件各個部分實現細節進行了描寫，包括最小系統、CAN網絡、以太網絡和PC/104總線控制器；其中著重對PC/104總線控制器的實現方案進行了討論，分析了ARM本地總線時序和PC/104總線時序，最后使用VHDL語言實現了了總線控制器邏輯； 4.移植了嵌入式Linux操作系統，Linux操作系統移植分為配置、編譯和下載運行調試三個步驟；基于Linux操作系統編寫了PC/104總線驅動，驅動完成映射PC/104地址到系統虛擬地址和中斷綁定；編寫了基于PC/104的CAN總線驅動，分析了驅動初始化、中斷處理流程、數據緩沖區管理和文件操作接口，描寫了驅動的編譯和下載過程；最后給出了應用程序接口； 5.根據機車工業控制領域的具體要求，開發了實際系統，給出了系統主要參數指標；對系統的運算性能進行了測試，測試表明定點運算能力與X86相當，符合設計要求：系統通過鐵標高低溫測試和射頻干擾測試，并進行了為期3個月的裝車試運行，試運行過程中系統工作正常，完全能夠滿足設計要求。

標簽： ARM 104 PC 總線

上傳時間： 2013-07-10

上傳用戶：520
基于ARM的超聲波液位計的研制

液位是工業生產中常見的測量參數，化工、石油、污水處理等各類工廠企業都要進行液位測量。目前，液位檢測技術飛速發展，新的液位測量儀表量程大、精度高、功能全，我國新型液位儀表大多依靠進口。由于超聲波測量液位具有非接觸測量、可測低溫介質、能夠定點和連續測量等優點，近年來，超聲液位測量技術取得了長足的進步，己成功應用于江河水位、化學和制藥工業、食品加工、罐裝液位等多種領域。本文研制的是基于ARM的超聲波液位計。傳統的超聲波液位計一般使用8位的單片機作處理器，采用電子元件捕捉到超聲波回波信號后產生中斷，判斷超聲波的傳播時間。本文提出了使用32位ARM芯片做處理器，采用數字信號處理的方法來判斷超聲波傳播時間的設計方案。本文使用高性能的ARM7TDMI-S內核的芯片LPC2119作為系統的運算控制器，加強了系統對超聲波回波信號的處理能力；使用A/D轉換器將回波信號轉換為數字信號，采用數字濾波處理信號，利用數值處理來判斷超聲波回波信號的起始點，提高了液位的測量精度；采用單換能器收發一體式電路設計，簡化了液位的計算；利用LPC2119芯片內部的CAN總線控制器設計了CAN總線通信接口；選用一線式數字溫度傳感器DSl8820進行溫度補償，避免了由于環境溫度的變化而產生的測量誤差。ARM芯片豐富的內部資源和I/0口線有利于今后擴展功能，升級系統。本超聲波液位計使用方便，精度高，能滿足工業生產中的要求。

標簽： ARM 超聲波液位計

上傳時間： 2013-04-24

上傳用戶：lwt123
Turbo碼譯碼算法研究及其FPGA實現

在通信系統中，人們一直致力于信息傳輸的有效性和可靠性的研究，信道糾錯編碼技術一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經過十幾年的研究和發展，目前，Turbo碼已經走向了實用化的道路，如何用硬件實現有效的Turbo碼編譯碼器成為了人們研究的重點。論文以基于FPGA實現Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。論文在深入分析比較上述三種譯碼算法的基礎之上，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的Turbo碼譯碼器的內交織的FPGA設計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。

標簽： Turbo FPGA 譯碼算法研究

上傳時間： 2013-07-09

上傳用戶：caixiaoxu26
基于FPGA的JPEG編解碼芯片設計

近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.

標簽： FPGA JPEG 編解碼芯片設計

上傳時間： 2013-05-31

上傳用戶：yuying4000
機載雙基地SAR成像算法的FPGA設計與實現

雙基地合成孔徑雷達(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達，也是當今SAR技術的一個發展方向，在軍用及民用領域都具有良好的應用前景，近年來成為研究的熱點。本文則側重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現。在雙基地SAR系統及成像算法的研究方面，推導了雙基地SAR的系統分辨特性及雷達方程，分析了主要系統參數之間的約束關系。針對正側視機載雙基地SAR系統，本文對距離一多普勒算法進行了推廣。最后得到點目標的仿真結果。在成像算法的FPGA實現上，在System Generator環境下對算法進行定點仿真。完成距離一多普勒成像算法的硬件實現，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設計、DCM數字時鐘管理等主要部分。針對硬件實現的特點，對算法的部分運算進行了簡化。為了對算法實現進行驗證，設計開發了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設計，主要包括了Aurora協議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。

標簽： FPGA SAR 機載雙基地

上傳時間： 2013-07-26

上傳用戶：是王洪文
LDPC碼譯碼器FPGA實現研究

LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。

標簽： LDPC FPGA 譯碼器實現研究

上傳時間： 2013-04-24

上傳用戶：1234567890qqq