以諧波抑制，無(wú)功補(bǔ)償為主要功能的有源電力濾波器的基本理論已經(jīng)成熟，但是市場(chǎng)尚無(wú)成熟的諧波有源抑制產(chǎn)品，同時(shí)電網(wǎng)諧波問(wèn)題日益突出，因此需要對(duì)有源電力濾波器進(jìn)行產(chǎn)業(yè)化應(yīng)用研究。并聯(lián)有源電力濾波器以其安裝、維護(hù)方便，成為商用化產(chǎn)品的主流。所以本文針對(duì)并聯(lián)有源電力濾波器，展開(kāi)產(chǎn)業(yè)化應(yīng)用研究。 本文研究工作首先由如下工程問(wèn)題引出：并聯(lián)有源電力濾波器在補(bǔ)償辦公樓電氣負(fù)載產(chǎn)生的諧波電流時(shí)，會(huì)出現(xiàn)諧波放大現(xiàn)象。辦公樓電氣負(fù)載主要是計(jì)算機(jī)、開(kāi)關(guān)電源、不間斷電源、電壓型變頻器等，這些都是電壓型諧波源．本文以電容濾波型整流電路（電壓型諧波源）的分析作為切入點(diǎn)，基于“分段線(xiàn)性化”方法，對(duì)并聯(lián)有源電力濾波器補(bǔ)償電容濾波型整流負(fù)載進(jìn)行了穩(wěn)態(tài)分析，得到系統(tǒng)的電流和電壓波形，進(jìn)而獲得其頻譜特性。通過(guò)本文所述穩(wěn)態(tài)分析方法，可以從理論上理解并聯(lián)有源電力濾波器補(bǔ)償電容濾波型整流負(fù)載的工作過(guò)程，對(duì)有源電力濾波器的應(yīng)用研究具有重要的理論和實(shí)際意義。 本文在分析辦公樓負(fù)載電氣特性的基礎(chǔ)上，建立了有源電力濾波器補(bǔ)償容性負(fù)載的簡(jiǎn)化模型，依據(jù)該模型分析了負(fù)載中容性元件的電容值與諧波電流放大之間的關(guān)系；為了克服諧波放大現(xiàn)象，本文首先通過(guò)負(fù)載電流采樣環(huán)節(jié)后加裝濾波器的方式，將電流諧振頻率分量從采樣值中濾除，雖然達(dá)到了抑制諧波放大的目的，但是由于延時(shí)的引入，使得補(bǔ)償后網(wǎng)側(cè)電流畸變率（THD）急劇升高；然后根據(jù)這一思路，采用基于快速傅立葉變換（FFT）的有選擇諧波補(bǔ)償方法將電流諧振頻率分量從負(fù)載電流采樣值中濾除，使得系統(tǒng)在諧振頻率處變?yōu)殚_(kāi)環(huán)控制，使系統(tǒng)穩(wěn)定。經(jīng)過(guò)對(duì)辦公樓負(fù)載的實(shí)際并網(wǎng)諧波補(bǔ)償實(shí)驗(yàn)證明基于FFT的有選擇諧波補(bǔ)償方法對(duì)于抑制諧波放大是有效的。本創(chuàng)新點(diǎn)的研究工作對(duì)于實(shí)際工程應(yīng)用具有參考價(jià)值。 為了滿(mǎn)足大容量的諧波抑制要求，本文提出了模塊化有源電力濾波器并聯(lián)補(bǔ)償方案，該方案的特點(diǎn)是模塊化結(jié)構(gòu)及N+1冗余并聯(lián)控制策略、主從總線(xiàn)結(jié)構(gòu)及主機(jī)產(chǎn)生、負(fù)載電流檢測(cè)方案以及并聯(lián)均流策略。主機(jī)產(chǎn)生及負(fù)載電流檢測(cè)是這一并聯(lián)方案的突出特點(diǎn)，體現(xiàn)了本文的創(chuàng)新性工作。本文還對(duì)多模塊并聯(lián)系統(tǒng)進(jìn)行了建模和穩(wěn)定性研究；依據(jù)模塊化并聯(lián)補(bǔ)償方案，在省科技計(jì)劃重點(diǎn)項(xiàng)目的支持下，對(duì)有源電力濾波器進(jìn)行產(chǎn)業(yè)化研究，從項(xiàng)目方案、設(shè)計(jì)、器件選型，樣機(jī)調(diào)試、滿(mǎn)功率運(yùn)行及性能檢測(cè)、樓宇負(fù)載與工業(yè)負(fù)載的實(shí)際并網(wǎng)實(shí)驗(yàn)，直至工業(yè)樣機(jī)定型，對(duì)有源電力濾波器的產(chǎn)業(yè)化應(yīng)用研究起了較大的推進(jìn)作用，支撐項(xiàng)目目前已經(jīng)有定型的工業(yè)化產(chǎn)品推出。 全文圍繞上述三個(gè)方面展開(kāi)，章節(jié)分排如下：（1）第一章從實(shí)際應(yīng)用角度，總結(jié)闡述了有源電力濾波技術(shù)在諧波檢測(cè)、電流跟蹤控制、拓?fù)浣Y(jié)構(gòu)三個(gè)方面的研究進(jìn)展；（2）第二章對(duì)并聯(lián)有源電力濾波器補(bǔ)償電容濾波型整流負(fù)載進(jìn)行了穩(wěn)態(tài)分析；（3）第三章分析了有源電力濾波器補(bǔ)償容性負(fù)載時(shí)出現(xiàn)的諧波放大現(xiàn)象，并利用FFT方法使得系統(tǒng)在諧振頻率處變?yōu)殚_(kāi)環(huán)控制，達(dá)到抑制諧波放大的目的；（4）第四章、第五章提出有源電力濾波器模塊化并聯(lián)方案，并詳細(xì)說(shuō)明了模塊化并聯(lián)系統(tǒng)的設(shè)計(jì)和實(shí)驗(yàn)；（5）第六章對(duì)全文進(jìn)行了總結(jié)，并對(duì)今后的研究工作進(jìn)行了展望。
標(biāo)簽： 并聯(lián) 工程 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：JANEM
混合動(dòng)力汽車(chē)采用內(nèi)燃機(jī)和電機(jī)作為動(dòng)力源，成為解決排污和能源問(wèn)題最具現(xiàn)實(shí)意義的途徑之一，集成一體化起動(dòng)/發(fā)電機(jī)(ISG)技術(shù)是當(dāng)前國(guó)際公認(rèn)的未來(lái)汽車(chē)的先進(jìn)技術(shù)之一，也是當(dāng)代汽車(chē)發(fā)展的重要方向。論文以ISG型混合動(dòng)力汽車(chē)為研究對(duì)象，進(jìn)行了混合動(dòng)力汽車(chē)驅(qū)動(dòng)系統(tǒng)和動(dòng)力總成控制系統(tǒng)等方面的研究。 本文系統(tǒng)地分析了串聯(lián)式、并聯(lián)式以及混聯(lián)式混和動(dòng)力汽車(chē)動(dòng)力總成構(gòu)型的優(yōu)缺點(diǎn)，介紹了ISG型混合動(dòng)力汽車(chē)結(jié)構(gòu)及主要特點(diǎn)的基礎(chǔ)上，首先通過(guò)對(duì)各總成選型分析，選擇了發(fā)動(dòng)機(jī)、電機(jī)、電池等部件，接著根據(jù)性能指標(biāo)，確定了發(fā)動(dòng)機(jī)、電機(jī)、電池等部件參數(shù)匹配。 動(dòng)力總成控制系統(tǒng)作為HEV控制系統(tǒng)的關(guān)鍵，主要負(fù)責(zé)對(duì)行駛需求功率的合理分配，保證HEV高效運(yùn)行，使發(fā)動(dòng)機(jī)燃油消耗和排放達(dá)到最優(yōu)。動(dòng)力總成控制系統(tǒng)的硬件采用了TMS320F2812芯片，由于它功能強(qiáng)大，I/O資源豐富，并且支持廣泛用于汽車(chē)電控的CAN通訊，因此，非常適合于混合動(dòng)力汽車(chē)的實(shí)時(shí)控制。本文研究了動(dòng)力總成控制系統(tǒng)的總體結(jié)構(gòu)，以TMS320F2812型DSP為核心，組建了混合動(dòng)力總成控制系統(tǒng)的硬件系統(tǒng)。在充分利用DSP內(nèi)部模塊的基礎(chǔ)上對(duì)它的外部總線(xiàn)進(jìn)行擴(kuò)展。并設(shè)計(jì)了電源模塊、A/O模塊、IO模塊、CAN總線(xiàn)模塊和串口通訊模塊。在模塊化設(shè)計(jì)方式基礎(chǔ)上建立了混合動(dòng)力控制策略的軟件設(shè)計(jì)。 為了證明設(shè)計(jì)方案的可行性和DSP總成控制系統(tǒng)的控制性能，在MATIAB/Simulink環(huán)境下，以hdvisor為仿真平臺(tái)，依據(jù)系統(tǒng)的結(jié)構(gòu)、控制策略，對(duì)相關(guān)模塊進(jìn)行修改，建立了ISG型混合動(dòng)力汽車(chē)整車(chē)的仿真模型。利用建立的模型，在Advisor仿真軟件中輸人仿真參數(shù)，設(shè)置仿真性能，汽車(chē)動(dòng)力性、經(jīng)濟(jì)性以及一些重要性能曲線(xiàn)的仿真結(jié)果。與同樣參數(shù)設(shè)置的傳統(tǒng)燃油汽車(chē)仿真結(jié)果進(jìn)行比較表明，油耗和排放都得到了很好的降低。
標(biāo)簽： 混合動(dòng)力 汽車(chē)驅(qū)動(dòng) 控制系統(tǒng)
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：cx111111
超聲波電源廣泛應(yīng)用于超聲波加工、診斷、清洗等領(lǐng)域，其負(fù)載超聲波換能器是一種將超音頻的電能轉(zhuǎn)變?yōu)闄C(jī)械振動(dòng)的器件。由于超聲換能器是一種容性負(fù)載，因此換能器與發(fā)生器之間需要進(jìn)行阻抗匹配才能工作在最佳狀態(tài)。串聯(lián)匹配能夠有效濾除開(kāi)關(guān)型電源輸出方波存在的高次諧波成分，因此應(yīng)用較為廣泛。但是環(huán)境溫度或元件老化等原因會(huì)導(dǎo)致?lián)Q能器的諧振頻率發(fā)生漂移，使諧振系統(tǒng)失諧。傳統(tǒng)的解決辦法就是頻率跟蹤，但是頻率跟蹤只能保證系統(tǒng)整體電壓電流同頻同相，由于工作頻率改變了而匹配電感不變，此時(shí)換能器內(nèi)部動(dòng)態(tài)支路工作在非諧振狀態(tài)，導(dǎo)致?lián)Q能器功率損耗和發(fā)熱，致使輸出能量大幅度下降甚至停振，在實(shí)際應(yīng)用中受到限制。所以，在跟蹤諧振點(diǎn)調(diào)節(jié)逆變器開(kāi)關(guān)頻率的同時(shí)應(yīng)改變匹配電感才能使諧振系統(tǒng)工作在最高效能狀態(tài)。針對(duì)按固定諧振點(diǎn)匹配超聲波換能器電感參數(shù)存在的缺點(diǎn)，本文應(yīng)用耦合振蕩法對(duì)換能器的匹配電感和耦合頻率之間的關(guān)系建立數(shù)學(xué)模型，證實(shí)了匹配電感隨諧振頻率變化的規(guī)律。給出利用這一模型與耦合工作頻率之間的關(guān)系動(dòng)態(tài)選擇換能器匹配電感的方法。經(jīng)過(guò)分析比較，選擇了基于磁通控制原理的可控電抗器作為匹配電感，通過(guò)改變電抗控制度調(diào)節(jié)電抗值。并給出了實(shí)現(xiàn)這一方案的電路原理和控制方法。最后本文以DSP TMS320F2812為核心設(shè)計(jì)出實(shí)現(xiàn)這一原理的超聲波逆變電源。實(shí)驗(yàn)結(jié)果表明基于磁通控制的可控電抗器可以實(shí)現(xiàn)電抗值隨電抗控制度線(xiàn)性無(wú)級(jí)可調(diào)，由于該電抗器輸出正弦波，理論上沒(méi)有諧波污染。具體采用復(fù)合控制策略，穩(wěn)態(tài)時(shí)，換能器工作在DPLL鎖定頻率上；動(dòng)態(tài)時(shí)，逐步修改匹配電抗大小，搜索輸出電流的最大值，再結(jié)合DPLL鎖定該頻率。配合PS-PWM可實(shí)現(xiàn)功率連續(xù)可調(diào)。該超聲波換能系統(tǒng)能夠有效的跟隨最大電流輸出頻率，即使頻率發(fā)生漂移系統(tǒng)仍能保持工作在最佳狀態(tài)，具有實(shí)際應(yīng)用價(jià)值。
標(biāo)簽： 動(dòng)態(tài) 換能器 超聲波電源
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：lacsx
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術(shù)起源和背景，綜述了基于軟PLC的嵌入式系統(tǒng)的關(guān)鍵技術(shù)和優(yōu)點(diǎn)，最后介紹了其設(shè)計(jì)和實(shí)現(xiàn)的方法。 基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)分為開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)(又稱(chēng)為虛擬機(jī)系統(tǒng))。本文概述了開(kāi)發(fā)系統(tǒng)，其運(yùn)行于PC機(jī)的操作系統(tǒng)如Windows或者Linux等，為用戶(hù)提供一個(gè)大眾化的編程環(huán)境，它包含編輯器、編譯器、連接器、調(diào)試器和通信接口幾個(gè)部分。編輯界面友好，可以讓用戶(hù)方便的使用LD、ST和FBD三種語(yǔ)言編寫(xiě)程序，編譯器和連接器將源程序文件編譯和連接成虛擬機(jī)系統(tǒng)可執(zhí)行的目標(biāo)代碼文件；分析了開(kāi)發(fā)系統(tǒng)，其中詳細(xì)描述了編譯模塊的編制過(guò)程，實(shí)現(xiàn)了將指令表語(yǔ)言轉(zhuǎn)換為運(yùn)行系統(tǒng)能夠識(shí)別的C/C++指令的功能；詳細(xì)地研究了梯形圖轉(zhuǎn)換為指令表語(yǔ)言，以及由指令表語(yǔ)言向梯形圖語(yǔ)言的算法和數(shù)據(jù)結(jié)構(gòu)。調(diào)試器借助于虛擬機(jī)運(yùn)行系統(tǒng)提供的服務(wù)可完成對(duì)應(yīng)用程序的調(diào)試糾錯(cuò)；討論了uCLinux操作系統(tǒng)和編譯調(diào)試技術(shù)，以及采用ModBus/TCP工業(yè)通信協(xié)議的通信接口用于開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)之間的通信。 另一方面，本文分析了虛擬機(jī)運(yùn)行系統(tǒng)，它運(yùn)行于安裝了uCLinux的ARM7平臺(tái)上，包括運(yùn)行內(nèi)核模塊、系統(tǒng)管理模塊和通信接口模塊。由于uCLinux沒(méi)有MMU和本身對(duì)實(shí)時(shí)性沒(méi)有什么要求，而針對(duì)基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)要求，本文在對(duì)其進(jìn)行了uCLinux小型化研究的同時(shí)探討了雙內(nèi)核實(shí)時(shí)性方案，解決了uCLinux實(shí)時(shí)性不足的問(wèn)題。運(yùn)行內(nèi)核模塊調(diào)度和執(zhí)行應(yīng)用程序并管理時(shí)鐘。系統(tǒng)管理模塊管理系統(tǒng)狀態(tài)和內(nèi)存。通信模塊用于開(kāi)發(fā)系統(tǒng)及I/O設(shè)備通信。在此基礎(chǔ)上，對(duì)基于軟PLC的嵌入式系統(tǒng)的進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)試驗(yàn)將編譯的目標(biāo)代碼傳遞到基于軟PLC的嵌入式運(yùn)行系統(tǒng)中，實(shí)現(xiàn)了控制功能，驗(yàn)證了生成目標(biāo)代碼的正確性和開(kāi)發(fā)系統(tǒng)的可行性，實(shí)現(xiàn)了編輯界面友好，系統(tǒng)開(kāi)放，性?xún)r(jià)比較高的軟PLC嵌入式系統(tǒng)，達(dá)到了預(yù)期的目標(biāo)，具有一定理論和應(yīng)用價(jià)值。
標(biāo)簽： PLC 軟 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：jiiszha
激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢(shì)，獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線(xiàn)或PCI總線(xiàn)的，運(yùn)動(dòng)控制卡必須插在計(jì)算機(jī)的PCI插槽內(nèi)，且不支持熱捅拔，影響了控制卡的穩(wěn)定性；以單片機(jī)為主控制器的激光打標(biāo)控制卡雖然成本低、運(yùn)行可靠，但由于其運(yùn)算速度慢、存儲(chǔ)容量有限，限制了它的應(yīng)用范圍。 運(yùn)動(dòng)控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計(jì)了一種新型的基于USB總線(xiàn)，以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡，它利用了USB總線(xiàn)高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強(qiáng)、易擴(kuò)展等優(yōu)點(diǎn)，將PC機(jī)強(qiáng)大的信息處理能力與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開(kāi)放程度高、使用方便的特點(diǎn)。 本文首先介紹了激光打標(biāo)的原理，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對(duì)USB總線(xiàn)技術(shù)作了簡(jiǎn)要介紹后，詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計(jì)，包括USB接口電路，F(xiàn)PGA主控單元電路，D/A單元電路，存儲(chǔ)器電路，I/O接口電路等。接著對(duì)USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫(xiě)控制功能模塊和SRAM讀寫(xiě)控制功能模塊的程序做了詳細(xì)設(shè)計(jì)，通過(guò)軟硬件調(diào)試，控制卡實(shí)現(xiàn)了USB通信，輸出兩路模擬信號(hào)，SRAM數(shù)據(jù)讀寫(xiě)，數(shù)字量輸入輸出等功能。
標(biāo)簽： FPGA USB 激光打標(biāo)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：prczsf
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠(chǎng)商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專(zhuān)用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類(lèi)電子和車(chē)用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線(xiàn)上電流不超過(guò)4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶(hù)手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶(hù)：shawvi
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來(lái)越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè)，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶(hù)根據(jù)自己的需要來(lái)建立自己的模塊，為用戶(hù)的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開(kāi)發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過(guò)訓(xùn)練分類(lèi)器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的Virtex II Pro開(kāi)發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下： 1. 算法分析：對(duì)于人臉檢測(cè)算法，首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場(chǎng)可以提供的資源狀況，又要考慮系統(tǒng)成本、開(kāi)發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開(kāi)發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線(xiàn)及數(shù)據(jù)通道等，通過(guò)分析可以對(duì)算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類(lèi)器的訓(xùn)練，提出可以迅速提高分類(lèi)能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度，并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：84425894
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過(guò)采用FPGA/EDA技術(shù)，對(duì)通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成，并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力，可大大簡(jiǎn)化CTI硬件的設(shè)計(jì)，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法，文中對(duì)PCI總線(xiàn)接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析，對(duì)各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時(shí)，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺(tái)的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動(dòng)程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開(kāi)發(fā)、調(diào)試完成。測(cè)試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫(xiě)、I/O讀寫(xiě)、存儲(chǔ)器讀寫(xiě)及總線(xiàn)的猝發(fā)數(shù)據(jù)傳送等操作中，各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對(duì)接測(cè)試中，性能穩(wěn)定?；诒菊撐牡漠a(chǎn)品已經(jīng)正式發(fā)布。國(guó)內(nèi)部分廠(chǎng)家已對(duì)該產(chǎn)品進(jìn)行了多方面的綜合測(cè)試，并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對(duì)于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測(cè)試和應(yīng)用證明該方法行之有效，符合設(shè)計(jì)目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計(jì)
上傳時(shí)間： 2013-06-02
上傳用戶(hù)：wpwpwlxwlx
隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤(pán)冗余陣列可利用多個(gè)磁盤(pán)并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤(pán)陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤(pán)冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤(pán)陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線(xiàn)容量擴(kuò)展，在線(xiàn)數(shù)據(jù)熱備份等高效、用戶(hù)可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等?？刂破骷瓤梢宰鳛镽AID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤(pán)陣列的調(diào)試平臺(tái)。 隨著集成電路的發(fā)展，芯片的體積越來(lái)越小，電路的布局布線(xiàn)密度越來(lái)越大，信號(hào)的工作頻率也越來(lái)越高，高速電路的傳輸線(xiàn)效應(yīng)和信號(hào)完整性問(wèn)題越來(lái)越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問(wèn)題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：jeffery
現(xiàn)代通信系統(tǒng)對(duì)帶寬和數(shù)據(jù)速率的要求越來(lái)越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點(diǎn)，成為解決企業(yè)、家庭、公共場(chǎng)所等高速因特網(wǎng)接入的需求與越來(lái)越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開(kāi)分析：一是介紹用于UWB無(wú)載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構(gòu)建UWB多元通信和多用戶(hù)通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復(fù)用物理層提案(MBOA)的調(diào)制技術(shù)，并在FPGA上實(shí)現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng)，獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿(mǎn)足FCC的頻譜要求。M元雙正交調(diào)制的接收機(jī)需要M/2個(gè)相關(guān)器，遠(yuǎn)比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時(shí)，維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動(dòng)時(shí)延的影響，但當(dāng)抖動(dòng)時(shí)延范圍小于0.02ns時(shí)，其影響較為不明顯。本文認(rèn)為1～8階的Hermite脈沖皆可用，可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶(hù)系統(tǒng)。各用戶(hù)的信息用不同的Hermite脈沖同時(shí)傳輸，其多用戶(hù)的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶(hù)系統(tǒng)的誤比特率，所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制，在8個(gè)脈沖可用的情況下，最多可容64個(gè)用戶(hù)同時(shí)通信。 基于MBOA提出的UWB物理層協(xié)議，本文用Verilog硬件語(yǔ)言實(shí)現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu)，并用Modelsim做了時(shí)序驗(yàn)證。用Verilog編程實(shí)現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達(dá)到UWBMB-OFDM系統(tǒng)的FFT處理器的要求，一個(gè)混和基多通道流水線(xiàn)的FFT算法結(jié)構(gòu)被提出。其有效的實(shí)現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外，它用于存儲(chǔ)和復(fù)數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復(fù)數(shù)乘法器的數(shù)量。在132MHz的工作頻率下，整個(gè)128點(diǎn)FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿(mǎn)足了MBOA的要求。
上傳時(shí)間： 2013-07-29
上傳用戶(hù)：TI初學(xué)者
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
