微機(jī)原理與匯編語(yǔ)言程序設(shè)計(jì)課件為PPT文件，內(nèi)容有：第1章 基礎(chǔ)知識(shí) 4第2章 微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) 6第3章 程序加載并執(zhí)行 4第4章 微處理器一般指令 6第5章 匯編語(yǔ)言程序設(shè)計(jì)基礎(chǔ) 4第6章 算術(shù)運(yùn)算與邏輯運(yùn)算 8第7章 基本輸入與輸出 4第8章 程序流程控制 10第9章 字符串處理 6第10章 宏 4第11章 過(guò)程 4第12章 文件處理 4第13章 模塊化程序設(shè)計(jì) 4
標(biāo)簽： 微機(jī)原理 匯編語(yǔ)言 程序設(shè)計(jì)
上傳時(shí)間： 2013-10-28
上傳用戶(hù)：yanming8525826
微機(jī)接口技術(shù)課件：第1章 微型計(jì)算機(jī)概論第2章 80X86微處理器第3章 存儲(chǔ)器及其接口第4章 輸入輸出與中斷第5章 并行接口第6章 定時(shí)器/計(jì)數(shù)器電路第7章 串行接口第8章 模擬接口第9章 人機(jī)接口第10章 微機(jī)系統(tǒng)實(shí)用接口知識(shí)
上傳時(shí)間： 2014-03-02
上傳用戶(hù)：chenjjer
微機(jī)原理與接口技術(shù)精品課程(課件):微機(jī)：IBM PC系列機(jī)原理：8088匯編語(yǔ)言程序設(shè)計(jì)接口：半導(dǎo)體存儲(chǔ)器及其接口 I/O接口電路及其與外設(shè)連接技術(shù)：硬件－－接口電路原理軟件－－接口編程方法第1章 基礎(chǔ)知識(shí) 4第2章 微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) 6第3章 程序加載并執(zhí)行 4第4章 微處理器一般指令 6第5章 匯編語(yǔ)言程序設(shè)計(jì)基礎(chǔ) 4第6章 算術(shù)運(yùn)算與邏輯運(yùn)算 8第7章 基本輸入與輸出 4第8章 程序流程控制 10第9章 字符串處理 6第10章 宏 4第11章 過(guò)程 4第12章 文件處理 4第13章 模塊化程序設(shè)計(jì) 4
標(biāo)簽： 微機(jī)原理 接口技術(shù) 精品課程
上傳時(shí)間： 2014-03-17
上傳用戶(hù)：894448095
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤(pán)介面，一般常採(cǎi)用三種方法讀取鍵值。 中斷式 在鍵盤(pán)按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過(guò)不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採(cǎi)用中斷式實(shí)現(xiàn)使用者鍵盤(pán)介面。 掃描法 對(duì)鍵盤(pán)上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對(duì)應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤(pán)按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見(jiàn)的使用者鍵盤(pán)設(shè)計(jì)電路。 //-----------4X4鍵盤(pán)程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開(kāi) { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤(pán)碼 } } else return 17; //沒(méi)有按鍵按下 }
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：a673761058
SF-CY3 FPGA套件開(kāi)發(fā)指南Ver6.00 （by特權(quán)同學(xué)）
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：songnanhua
EDA技術(shù)實(shí)用教程VHDL版本課件
標(biāo)簽： VHDL EDA 實(shí)用教程 版本
上傳時(shí)間： 2013-11-22
上傳用戶(hù)：iswlkje
本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
上傳時(shí)間： 2013-10-24
上傳用戶(hù)：exxxds
本資料是《EDA原理及應(yīng)用》一書(shū)的配套實(shí)驗(yàn)課件，一共有18個(gè)實(shí)驗(yàn)。大家可以參考著自己做！當(dāng)然做完后也可以到電子發(fā)燒友網(wǎng)站FPGA技術(shù)聯(lián)盟QQ群（263281510）討論討論...
標(biāo)簽： EDA 實(shí)驗(yàn)
上傳時(shí)間： 2013-10-20
上傳用戶(hù)：zhuoying119
第1章-EDA設(shè)計(jì)導(dǎo)論 第2章-可編程邏輯器件設(shè)計(jì)方法 第3章-VHDL語(yǔ)言基礎(chǔ) 第4章-數(shù)字邏輯單元設(shè)計(jì) 第5章-VHDL高級(jí)設(shè)計(jì)技術(shù) 第6章-基于HDL和原理圖的設(shè)計(jì)輸入 第7章-設(shè)計(jì)綜合和行為仿真 第8章-設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真 第9章-設(shè)計(jì)下載和調(diào)試 第10章-設(shè)計(jì)示例（數(shù)字鐘、UART、數(shù)字電壓表） 點(diǎn)擊鏈接，【《EDA原理及應(yīng)用》（何賓教授）實(shí)驗(yàn)課件下載 】
標(biāo)簽： EDA
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：panpanpan
cpld開(kāi)發(fā)套件光盤(pán)說(shuō)明
標(biāo)簽： cpld 開(kāi)發(fā)套件 光盤(pán)
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：yuzhou229843982
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
